同期式順序回路の機能情報抽出について
スポンサーリンク
概要
- 論文の詳細を見る
論理回路の設計においては、設計された回路が仕様を満足するかどうかを確かめる設計検証の問題が重要である。設計検証の有効な手法の一つとして、設計された論理回路レベルの記述から機能レベルの記述を抽出し、仕様と比較するという手法が、提案されている.我々も、組合せ回路の回路記述から論理演算や算術演算等を抽出し、人間の目で見てわかりやすい機能表で記述する手法について研究を行なってきている。本稿では、その手法を順序回路に適用した結果について報告する。
- 1991-02-25
著者
関連論文
- 連想メモリを利用したハードウェア向き単一化アルゴリズム
- 連想メモリを利用した高速単一化アルゴリズム
- C-12-84 強誘電体を用いたビット直列ワード並列型機能メモリの設計
- 抵抗分を含む負荷を駆動するCMOS論理回路のゲート遅延時間計算手法 (電子システムの設計技術と設計自動化)
- P2Lib:スタンダードセルライブラリ自動生成システム (電子システムの設計技術と設計自動化)
- A-3-16 設計対象毎に生成したスタンダードセルライブラリによるLSI設計
- スタンダードセルライブラリ構成法の検討
- パラメータの変化に柔軟に対応可能なタイミングモデル : DFF, 複合セルへの適用
- 入力制約監視機能をもつ会話型シミュレーション・システムISS
- 集積回路の歩留まり最適化の一手法 : 応答曲面の近似精度向上を伴う最適化法
- FPGA設計用統合環境を用いたASIC設計事例
- FPGA設計用統合環境を用いたASIC設計事例
- FPGA設計用統合環境を用いたASIC設計事例
- 機能情報抽出を用いた CPU の動作検証
- 同期式順序回路からの動作記述の抽出
- 同期式順序回路の機能情報抽出について
- 組合せ回路の機能情報抽出 (回路自動合成と最適化論文特集)
- FINES:組合せ回路の機能情報抽出システム
- 算術演算回路の機能情報抽出
- 論理関数のグラフ表現を利用した組合せ回路の機能情報抽出
- 入力制約を用いた論理回路の形式的検証について(計算機科学の基礎理論)
- 中間モデルを用いたMOSFETの統計的モデル化手法
- 記憶階層のもとでの結合操作について (数理情報科学の基礎理論と応用)
- 機能メモリ型並列プロセッサを用いた動画像のベクトル量子化
- ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計
- 40. VLSI用の正規集合認識法 (アルゴリズムの最近の動向)
- ハードウェアアルゴリズムの記述法について (形式言語理論とオートマトン理論)
- A-3-10 中間モデルを用いたMOSFETモデルに依存しない比精度パラメータ抽出手法
- ベクトル計算機上でのソーティング手法
- グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 (電子システムの設計技術と設計自動化)
- SA-2-3 DRAMベースの加算機能メモリとその動きベクトル検出への応用
- PC-3-1 LSI設計教育のためのカリキュラムについて : 京都大学の現状
- DRAMベースの加算機能メモリとその動き補償への応用
- DRAMベースの加算機能メモリとその動き補償への応用
- DRAMベースの加算機能メモリとその動き補償への応用
- グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 : レイアウト設計への適用
- 複数隣接配線による遅延時間の変化量の検証
- A New Approach for Sorting on Reformed CAM
- 組合せ論理回路のハザード検出問題の計算複雑さについて(計算アルゴリズムと計算量の基礎理論)
- 選択問題の面積時間複雑度
- UDL/Iのセマンティクス定義に基づく処理系の試作
- 論理シミュレーションの精度に関する考察
- ハードウェア記述言語の厳密な意味定義のための非決定的動作モデルシミュレータの試作
- 4. 各種のハードウェアアルゴリズム 4.2 ソーティングのハードウェアアルゴリズム : VLSIモデル上での計算複雑度 (VLSI向きハードウェアアルゴリズム)