A New Approach for Sorting on Reformed CAM
スポンサーリンク
概要
- 論文の詳細を見る
We know that in CAD or DA, such as design rule check, sorting problem is always taken long computation time to execute, For speeding sorting problem, Content Addressable Memory (CAM) is already available, and curtails the running time from O (nlogn) too(n). In this paper, we propose a new approach that is adapted for reformed CAM to process sorting problem, and it can decrease more than 80% retrieval numbers in comparison with conventional CAM.
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
関連論文
- C-12-84 強誘電体を用いたビット直列ワード並列型機能メモリの設計
- 抵抗分を含む負荷を駆動するCMOS論理回路のゲート遅延時間計算手法 (電子システムの設計技術と設計自動化)
- P2Lib:スタンダードセルライブラリ自動生成システム (電子システムの設計技術と設計自動化)
- A-3-16 設計対象毎に生成したスタンダードセルライブラリによるLSI設計
- スタンダードセルライブラリ構成法の検討
- パラメータの変化に柔軟に対応可能なタイミングモデル : DFF, 複合セルへの適用
- 集積回路の歩留まり最適化の一手法 : 応答曲面の近似精度向上を伴う最適化法
- FPGA設計用統合環境を用いたASIC設計事例
- FPGA設計用統合環境を用いたASIC設計事例
- FPGA設計用統合環境を用いたASIC設計事例
- 同期式順序回路の機能情報抽出について
- 平面分割によるデザインルールチェックの並列処理方式
- 中間モデルを用いたMOSFETの統計的モデル化手法
- 機能メモリ型並列プロセッサを用いた動画像のベクトル量子化
- ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計
- A-3-10 中間モデルを用いたMOSFETモデルに依存しない比精度パラメータ抽出手法
- グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 (電子システムの設計技術と設計自動化)
- SA-2-3 DRAMベースの加算機能メモリとその動きベクトル検出への応用
- PC-3-1 LSI設計教育のためのカリキュラムについて : 京都大学の現状
- DRAMベースの加算機能メモリとその動き補償への応用
- DRAMベースの加算機能メモリとその動き補償への応用
- DRAMベースの加算機能メモリとその動き補償への応用
- グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 : レイアウト設計への適用
- 複数隣接配線による遅延時間の変化量の検証
- A New Approach for Sorting on Reformed CAM
- 機能メモリをベースにしたコプロセッサシステム