A-3-10 中間モデルを用いたMOSFETモデルに依存しない比精度パラメータ抽出手法

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 1999-03-08

著者

• 岡田 健一

  京都大学情報学研究科通信情報システム

• 田丸 啓吉

  京都大学 通信情報システム専攻

• 小野寺 秀俊

  京都大学情報学研究科

• 田丸 啓吉

  京都大学情報学研究科

• 田丸 啓吉

  京大

関連論文

• C-12-84 強誘電体を用いたビット直列ワード並列型機能メモリの設計
• 抵抗分を含む負荷を駆動するCMOS論理回路のゲート遅延時間計算手法 (電子システムの設計技術と設計自動化)
• P2Lib:スタンダードセルライブラリ自動生成システム (電子システムの設計技術と設計自動化)
• A-3-16 設計対象毎に生成したスタンダードセルライブラリによるLSI設計
• スタンダードセルライブラリ構成法の検討
• パラメータの変化に柔軟に対応可能なタイミングモデル : DFF, 複合セルへの適用
• C-12-18 リーク電流によるNBTI特性の実測による評価(C-12.集積回路,一般セッション)
• C-12-68 Subthreshold Leak電流によるNBTI劣化・回復の測定(C-12.集積回路,一般セッション)
• C-12-61 ランダムばらつきがD-FFのタイミング制約に与える影響(C-12.集積回路,一般セッション)
• C-12-30 NBTI周波数依存性測定回路の検討(評価・モデリング,C-12.集積回路,一般セッション)
• C-12-39 オンチップ差動伝送線路の構造と下層配線からのノイズの関係(C-12.集積回路,一般セッション)
• CK-2-10 CMOSミリ波回路におけるオンチップ伝送線路のモデル化(CK-2.ミリ波実用化に向けたデバイス・回路・システム技術の現状と将来,ソサイエティ特別企画,ソサイエティ企画)
• C-12-40 レイアウト規則性導入によるパターン転写精度の改善効果(C-12.集積回路,一般セッション)
• CK-2-10 CMOSミリ波回路におけるオンチップ伝送線路のモデル化(CK-2.ミリ波実用化に向けたデバイス・回路・システム技術の現状と将来,ソサイエティ企画)
• AT-1-1 ばらつき考慮DFMの課題と期待(AT-1. LSI設計におけるDFM設計技術の最新動向,チュートリアルセッション,ソサイエティ企画)
• 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• C-12-44 オンチップ差動伝送線路における下層配線からのノイズの影響(C-12.集積回路C(アナログ),一般講演)
• ダミーフィルが配線の高周波特性に与える影響(システム設計及び一般)
• ダミーフィルが配線の高周波特性に与える影響(微細化関連技術,システム設計及び一般)
• C-12-3 卓上テスト環境によるばらつき測定の高速化(C-12.集積回路A(設計・テスト・実装技術),一般講演)
• ダミーフィルがオンチップ配線の高周波特性に与える影響の解析的評価手法 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (デバイスモデリング)
• A-3-12 将来の微細プロセスにおけるDVSとPower Gatingの比較(A-3.VLSI設計技術,一般講演)
• 基板バイポーラ効果によるSEUとMCUの発生機構の検討(製造性考慮設計,システムオンシリコンを支える設計技術)
• C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(低電圧/低消費電力技術,新デバイス・回路とその応用)
• C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• A-3-3 ゲート出力波形導出時の誤差要因とその影響の評価
• C-12-26 MOSトランジスタの基板抵抗がインダクティブピーキング回路の周波数特性に与える影響(MOSモデリング・フィルタ,C-12.集積回路,一般セッション)
• C-12-22 基板電圧の制御回路とその面積オーバヘッド(ばらつき補償・次世代回路,C-12.集積回路,一般セッション)
• ポストレイアウトトランジスタ寸法最適化によるクロストークノイズ削減手法
• ポストレイアウトトランジスタ寸法最適化によるクロストークノイズ削減手法
• A-3-9 波形重ね合せによるクロストーク遅延変動量の見積もり手法
• A-3-8 ポストレイアウトトランジスタ寸法最適化によるクロストークノイズ削減手法
• A-3-6 隣接位置を考慮した解析的クロストークノイズモデル : 実回路への適用
• A-3-5 隣接位置を考慮した解析的クロストークノイズモデル : 導出と評価
• 機能特化型プロセッサアレーによるSoCアーキテクチャの提案(システムLSIのための先進アーキテクチャ論文)
• トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
• トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
• トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
• 集積回路の歩留まり最適化の一手法 : 応答曲面の近似精度向上を伴う最適化法
• A-3-17 ロードマップに準拠したSPICEトランジスタモデルの構築(A-3.VLSI設計技術,一般講演)
• C-12-39 LC共振器におけるMOSFETの抵抗成分を考慮した等価並列抵抗の見積もり(C-12.集積回路C(アナログ),エレクトロニクス2)
• A-3-12 オンチップ伝送線路の基板損失に対する下層配線の影響(A-3. VLSI設計技術, 基礎・境界)
• オンチップ高速信号伝送用配線の解析的性能評価(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• オンチップ高速信号伝送用配線の解析的性能評価(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• A-3-6 オンチップ高速信号配線における波形歪みの影響
• オンデマンドライブラリを用いたシステムLSI詳細設計手法
• オンデマンドライブラリを用いたシステムLSI詳細設計手法
• FPGA設計用統合環境を用いたASIC設計事例
• FPGA設計用統合環境を用いたASIC設計事例
• FPGA設計用統合環境を用いたASIC設計事例
• 同期式順序回路の機能情報抽出について
• 出力インピーダンスの調整による高速信号伝送用CMLドライバの低消費電力設計 (信号伝送回路)
• 中間モデルを用いたMOSFETの統計的モデル化手法
• 機能メモリ型並列プロセッサを用いた動画像のベクトル量子化
• ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計
• A-3-13 配線とトランジスタのばらつきを考慮したバッファの挿入方法(A-3.VLSI設計技術,一般講演)
• オンチップ長距離高速信号伝送の性能予測 (信号伝送回路)
• A-3-7 動作合成における制約条件の検討
• SystemCのRTL記述を用いたSH互換プロセッサの設計
• SystemCのRTL記述を用いたSH互換プロセッサの設計
• SystemCのRTL記述を用いたSH互換プロセッサの設計
• トランジスタ特性におけるチップ内ばらつきのモデル化手法(システムLSIの設計技術と設計自動化)
• A-1-39 Phase Adjust PLL with Variable Delay Circuit
• A-3-14 信号配線と下層配線との結合に対する直交配線の影響
• VLSI配線の伝送線路特性を考慮した駆動力決定手法(システムLSIの設計技術と設計自動化)
• A-3-23 LSI配線インダクタンスに対する直交配線の影響
• A-3-6 長距離高速配線におけるRCモデルに基づく回路設計の限界
• FPGAのチップ内ばらつきを利用した再配置による高速化の検討(リコンフィギャラブルシステム,一般)
• ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
• D-11-47 カメラの動きを用いた動き補償の検討
• A-3-22 ゲート内ばらつきを考慮した遅延ばらつきのモデル化手法
• CMOS論理ゲートにおけるセル内特性ばらつきを考慮した統計的遅延モデル化手法
• CMOS論理ゲートにおけるセル内特性ばらつきを考慮した統計的遅延モデル化手法
• A-3-2 チップ内ばらつきを考慮したゲート遅延の統計モデル作成手法
• A-3-1 ゲート遅延におけるチップ内ばらつきを考慮した統計遅延解析手法
• A-3-4 トランジスタ特性におけるチップ内ばらつきのモデル化手法
• CMOS回路の統計解析における大域ばらつきのモデル化
• A-3-5 CMOS回路の統計解析における大域ばらつきのモデル化
• A-3-10 中間モデルを用いたMOSFETモデルに依存しない比精度パラメータ抽出手法
• CMOS回路の比精度解析における大域ばらつきのモデル化
• Micro-Loading効果を考慮したCMOS回路の比精度解析
• レイアウトを考慮したCMOS回路の比精度解析
• ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
• グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 (電子システムの設計技術と設計自動化)
• SA-2-3 DRAMベースの加算機能メモリとその動きベクトル検出への応用
• PC-3-1 LSI設計教育のためのカリキュラムについて : 京都大学の現状
• DRAMベースの加算機能メモリとその動き補償への応用
• DRAMベースの加算機能メモリとその動き補償への応用
• DRAMベースの加算機能メモリとその動き補償への応用
• グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 : レイアウト設計への適用
• 複数隣接配線による遅延時間の変化量の検証
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• A New Approach for Sorting on Reformed CAM
• C-12-34 オンチップオシロ用サンプルホールド回路の広周波数帯域化
• C-12-21 チェインにおけるパルス幅縮小を利用したSETパルス幅測定回路(デジタル集積回路,C-12.集積回路,一般セッション)
• C-12-20 ディジタル回路遅延の経年劣化とそのモデル化について(デジタル集積回路,C-12.集積回路,一般セッション)

もっと見る 閉じる

スポンサーリンク