A-3-2 チップ内ばらつきを考慮したゲート遅延の統計モデル作成手法
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2002-03-07
著者
-
岡田 健一
京都大学情報学研究科通信情報システム
-
山岡 健人
京都大学情報学研究科通信情報システム
-
山岡 健人
京都大学電気電子工学科
-
岡田 健一
京都大学電気電子工学科
-
小野寺 秀俊
京都大学電気電子工学科
関連論文
- トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
- トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
- トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
- トランジスタ特性におけるチップ内ばらつきのモデル化手法(システムLSIの設計技術と設計自動化)
- A-3-22 ゲート内ばらつきを考慮した遅延ばらつきのモデル化手法
- CMOS論理ゲートにおけるセル内特性ばらつきを考慮した統計的遅延モデル化手法
- CMOS論理ゲートにおけるセル内特性ばらつきを考慮した統計的遅延モデル化手法
- A-3-2 チップ内ばらつきを考慮したゲート遅延の統計モデル作成手法
- A-3-1 ゲート遅延におけるチップ内ばらつきを考慮した統計遅延解析手法
- A-3-4 トランジスタ特性におけるチップ内ばらつきのモデル化手法
- CMOS回路の統計解析における大域ばらつきのモデル化
- A-3-5 CMOS回路の統計解析における大域ばらつきのモデル化
- A-3-10 中間モデルを用いたMOSFETモデルに依存しない比精度パラメータ抽出手法
- CMOS回路の比精度解析における大域ばらつきのモデル化
- Micro-Loading効果を考慮したCMOS回路の比精度解析
- レイアウトを考慮したCMOS回路の比精度解析
- A-3-21 実チップにおけるIRドロップの測定