田丸 啓吉 | 京大

スポンサーリンク

概要

• 同名の論文著者
• 京大の論文著者

関連著者

• 田丸 啓吉

  京大

• 田丸 啓吉

  京都大学 通信情報システム専攻

• 田丸 啓吉

  京都大学情報学研究科

• 田丸 啓吉

  京都大学大学院 情報学研究科 通信情報システム専攻

• 小野寺 秀俊

  京都大学大学院 情報学研究科 通信情報システム専攻

• 小林 和淑

  京都工芸繊維大学工芸科学研究科

• 小林 和淑

  京都大学大学院情報学研究科通信情報システム

• 平田 昭夫

  京都大学工学研究科

• 小野寺 秀俊

  京都大学情報学研究科

• 江口 真

  京都大学大学院情報学研究科通信情報システム専攻

• 唐 忱

  京都大学情報学研究科通信情報システム専攻

• 小林 幸史

  京都大学情報学研究科通信情報システム専攻

• 平田 昭夫

  京都大学大学院 情報学研究科 通信情報システム専攻

• 神原 弘之

  京都大学情報学研究科通信情報システム専攻

• 神原 弘之

  京都大学大学院情報学研究科

• 小林 幸史

  京都大学大学院工学研究科電子通信工学専攻

• 唐 忱

  京都大学大学院情報学研究科通信情報システム専攻

• 小林 和淑

  京都大学情報学研究科

• 橋本 鉄太郎

  京都大学大学院 情報学研究科 通信情報システム専攻

• 橋本 鉄太郎

  京都大学大学院情報学研究科通信情報システム専攻

• 岡田 健一

  京都大学情報学研究科通信情報システム

• 近藤 正樹

  京都大学大学院工学研究科電子通信工学専攻

• 小林 和淑

  京都大学 情報学研究科

• 藤井 芳郎

  京都大学 エネルギー応用科学専攻

• 野澤 博

  京都大学 エネルギー応用科学専攻

• 干場 一博

  ローム株式会社 R&D div.

• 松本 功

  ローム株式会社 R&D div.

• 近藤 友一

  京都大学工学部

• 北村 晃男

  京都大学工学研究科

• 北村 晃男

  京都大学大学院工学研究科電子通信工学専攻

• 石田 晴久

  東京大学大型計算機センター

• 小町 祐史

  松下電送システム株式会社

• 小町 祐史

  松下電送システム

• 藤田 智弘

  立命館大学理工学部電気電子工学科

• 野澤 博

  京大 大学院エネルギー科学研究科

• 橋本 昌宜

  京都大学大学院情報学研究科通信情報システム

• 橋本 昌宜

  京都大学情報学研究科 通信情報システム専攻

• 森 正樹

  オーム社

• 石田 晴久

  京大

• 春田 勝彦

  NTT

• 中島 聡

  マイクロソフト

• 小野寺 秀俊

  京都大学 情報学研究科 通信情報システム専政

• 西川 亮太

  京都大学情報学研究科通信情報システム専攻

• 小町 祐史

  松下電送(株)技術研究所および(株)テレマティーク国際研究所

• 藤田 智弘

  京都大学大学院情報科学研究科通信情報システム専攻

• 干場 一博

  ローム株式会社 R&d Div.

• 干場 一博

  ローム株式会社

• 北村 晃男

  京都大学工学研究科:(現)日立製作所

• 松本 功

  ローム株式会社 R&d Div.

• 柴山 武英

  京都大学情報学研究科通信情報システム専攻

• 江口 真

  京都大学情報学研究科通信情報システム専攻

• 西川 亮太

  京都大学大学院情報学研究科通信情報システム専攻

• 柴山 武英

  京都大学情報学研究科通信情報システム

• 小町 祐史

  松下電送(株)技術研究所

• 近藤 友一

  京都大学工学部:(現)necアイシーマイコンシステム

もっと見る 閉じる

著作論文

• C-12-84 強誘電体を用いたビット直列ワード並列型機能メモリの設計
• 抵抗分を含む負荷を駆動するCMOS論理回路のゲート遅延時間計算手法 (電子システムの設計技術と設計自動化)
• P2Lib:スタンダードセルライブラリ自動生成システム (電子システムの設計技術と設計自動化)
• A-3-16 設計対象毎に生成したスタンダードセルライブラリによるLSI設計
• スタンダードセルライブラリ構成法の検討
• パラメータの変化に柔軟に対応可能なタイミングモデル : DFF, 複合セルへの適用
• パネル討論会 : 卓上出版のネットワーク化
• 集積回路の歩留まり最適化の一手法 : 応答曲面の近似精度向上を伴う最適化法
• FPGA設計用統合環境を用いたASIC設計事例
• FPGA設計用統合環境を用いたASIC設計事例
• FPGA設計用統合環境を用いたASIC設計事例
• 中間モデルを用いたMOSFETの統計的モデル化手法
• A-3-10 中間モデルを用いたMOSFETモデルに依存しない比精度パラメータ抽出手法
• グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 (電子システムの設計技術と設計自動化)
• SA-2-3 DRAMベースの加算機能メモリとその動きベクトル検出への応用
• PC-3-1 LSI設計教育のためのカリキュラムについて : 京都大学の現状
• DRAMベースの加算機能メモリとその動き補償への応用
• DRAMベースの加算機能メモリとその動き補償への応用
• DRAMベースの加算機能メモリとその動き補償への応用
• グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 : レイアウト設計への適用
• 複数隣接配線による遅延時間の変化量の検証
• 総論 (電気電子機器における計算機支援解析技術)
• 16ビットマイクロプロセッサの動向 (マイクロコンピュ-タの技術環境特集号)
• 複数の演算回路をもつマイクロプロセッサの命令実行制御方式
• VLSIプロセッサのためのアレイ構造初等関数演算回路
• 3次元集積回路の設計に使用する断面表示システム (LSI特集) -- (配置・配線CAD)

もっと見る 閉じる

スポンサーリンク