小林 和淑 | 京都大学大学院情報学研究科通信情報システム
スポンサーリンク
概要
関連著者
-
小林 和淑
京都大学大学院情報学研究科通信情報システム
-
小林 和淑
京都工芸繊維大学工芸科学研究科
-
小野寺 秀俊
京都大学大学院 情報学研究科 通信情報システム専攻
-
田丸 啓吉
京都大学大学院 情報学研究科 通信情報システム専攻
-
小林 和淑
京都工芸繊維大学大学院工芸科学研究科電子システム工学専攻:jst Crest
-
小林 和淑
京都大学情報学研究科
-
田丸 啓吉
京都大学情報学研究科
-
小林 幸史
京都大学大学院工学研究科電子通信工学専攻
-
樋口 昭彦
京都大学大学院情報学研究科
-
小林 幸史
京都大学情報学研究科通信情報システム専攻
-
湯山 洋一
京都大学大学院情報学研究科通信情報システム専攻
-
江口 真
京都大学大学院情報学研究科通信情報システム専攻
-
田丸 啓吉
京都大学 通信情報システム専攻
-
田丸 啓吉
京大
-
小野寺 秀俊
京都大学情報学研究科
-
山岡 雅直
京都大学大学院工学研究科電子通信工学専攻
-
岩橋 卓也
京都大学大学院情報学研究科通信情報システム専攻
-
柴山 武英
京都大学大学院情報学研究科
-
柴山 武英
京都大学情報学研究科通信情報システム
-
小野寺 秀俊
京都大学情報学研究科:jst Crest
-
久米 洋平
京都大学大学院情報学研究科
-
杉原 有理
京都大学大学院情報学研究科
-
神原 弘之
京都大学情報学研究科通信情報システム専攻
-
高務 祐哲
京都大学大学院情報学研究科
-
神原 弘之
京都大学大学院情報学研究科
-
高井 幸輔
京都大学情報学研究科通信情報システム専攻
-
高井 幸輔
京都大学大学院情報学研究科通信情報システム専攻
-
唐 忱
京都大学情報学研究科通信情報システム専攻
-
唐 忱
京都大学大学院情報学研究科通信情報システム専攻
-
尾形 幸亮
三菱電機株式会社情報技術総合研究所
-
LAI Ngo
京都大学大学院情報学研究科
-
小谷 学
京都大学大学院情報学研究科
-
中村 典嗣
京都大学大学院工学研究科
-
尾形 幸亮
京都大学大学院情報学研究科
-
李 翔
京都大学情報学研究科通信情報システム専攻
-
香月 和也
京都大学大学院情報学研究科
-
李 翔
京都大学大学院情報学研究科
-
Cam Lai
京都大学大学院情報学研究科
-
木下 雅善
京都大学 工学部
-
清水 友人
京都大学大学院工学研究科電子通信工学
-
武内 昌弘
京都大学工学研究科
-
武内 昌弘
京都大学大学院工学研究科
-
清水 友人
京都大学 工学部
-
木下 雅善
京都大学大学院工学研究科
-
杉原 有理
京都大学大学院情報学研究科通信情報システム専攻
著作論文
- 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- FPGA設計用統合環境を用いたASIC設計事例
- FPGA設計用統合環境を用いたASIC設計事例
- FPGA設計用統合環境を用いたASIC設計事例
- システムレベル言語による設計(システム設計及び一般)
- ベクトル並列信号処理プロセッサ(VP-DSP)における設計環境
- ベクトル並列信号処理プロセッサ(VP-DSP)における設計環境
- ベクトル量子化用メモリベースプロセッサとその動画像圧縮への応用
- DRAMを用いた加算機能メモリの設計
- DRAMを用いた加算機能メモリの設計
- DRAMを用いた加算機能メモリの設計
- DRAMを用いた加算機能メモリの設計
- オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
- オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
- オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
- オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
- SystemCとBachを用いたLSI設計手法
- SystemCとBachを用いたLSI設計手法
- SystemCとBachを用いたLSI設計手法
- ベクトル量子化に適した機能メモリ型並列プロセッサの設計
- システムレベル言語による設計(システム設計及び一般)
- ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
- エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
- エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
- エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法
- DRAMベースの加算機能メモリとその動き補償への応用
- DRAMベースの加算機能メモリとその動き補償への応用
- DRAMベースの加算機能メモリとその動き補償への応用
- ベクトルDSPを用いた携帯端末におけるテレビ電話システム
- 携帯TV電話に適した16並列パイプラインDSPの設計
- 加算機能付きメモリの設計
- Self-Timed Cut-Off 法の待ち時間動的最適化によるリーク電流削減手法
- Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- アクセスパターンによるレジスタファイルの高位消費電力モデル(システム設計及び一般)
- アクセスパターンによるレジスタファイルの高位消費電カモデル(システム設計および一般)
- A-3-4 ソフトコアプロセッサにおけるレジスタファイルの消費電カモデル(A-3. VLSI設計技術)
- 機能メモリ型並列プロセッサを用いたベクトル量子化による画像情報の圧縮