橋本 昌宜 | 京都大学大学院情報学研究科通信情報システム
スポンサーリンク
概要
関連著者
-
橋本 昌宜
京都大学大学院情報学研究科通信情報システム
-
小野寺 秀俊
京都大学大学院 情報学研究科 通信情報システム専攻
-
橋本 昌宜
大阪大学大学院情報科学研究科
-
山田 祐嗣
京都大学大学院情報学研究科通信情報システム
-
田丸 啓吉
京都大学情報学研究科
-
田丸 啓吉
京都大学大学院 情報学研究科 通信情報システム専攻
-
山口 隼司
京都大学大学院情報学研究科
-
藤森 一憲
京都大学大学院情報学研究科通信情報システム専攻
-
佐藤 高史
東京工業大学統合研究院
-
田丸 啓吉
京都大学 通信情報システム専攻
-
佐藤 高史
株式会社日立製作所半導体グループ
-
北浦 智靖
株式会社富士通研究所
-
黒川 敦
株式会社半導体理工学研究センター
-
川上 善之
松下電器株式会社
-
岡 宏規
Nttアドバンステクノロジ株式会社
-
田丸 啓吉
京大
-
金本 俊幾
三菱電機株式会社システムLSI事業統括部
-
小林 宏行
日本シノプシス株式会社
-
北浦 智康
(株) 富士通研究所
-
橋本 昌宜
京都大学大学院情報学研究科通信情報システム専攻
-
山田 祐嗣
京都大学大学院情報学研究科通信情報システム専攻
-
小野寺 秀俊
京都大学大学院情報学研究科通信情報システム専攻
著作論文
- 静的遅延解析のための等価ゲート入力波形導出法 : VDSMプロセスに起因する波形歪みへの対応
- 静的遅延解析のための等価ゲート入力波形導出法 : VDSMプロセスに起因する波形歪みへの対応
- 静的遅延解析のための等価ゲート入力波形導出法 : VDSMプロセスに起因する波形歪みへの対応(FPGAとその応用及び一般)
- 遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法
- ゲート毎の電源電圧変動を考慮した静的遅延解析法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ゲート毎の電源電圧変動を考慮した静的遅延解析法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 : レイアウト設計への適用
- 論理シミュレーションを用いた消費電力見積もりの高精度化手法
- 駆動力可変セルレイアウト生成システムによるスタンダードセルライブラリ開発
- 駆動力可変セルレイアウト生成システムによるスタンダードセルライブラリ開発