サブクオータミクロン時代のLSI設計技術
スポンサーリンク
概要
- 論文の詳細を見る
サブO.25μmLSIの設計課題として、配線設計、アナデジ混在設計、上位レベルでの設計について述べた。LSIのスケーリングメリットの維持、つまり性能の改善のためには、設計者が保有していた知識やノウハウ、すなわち設計手法をCADに隠蔽していくことが重要である。
- 社団法人電子情報通信学会の論文
- 1996-03-07
著者
関連論文
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- ディジタル高精細/超高精細動画像メディアの動向
- 5.画像処理DSP(画像信号処理LSI)
- ビデオシグナルプロセッサ (VSL) ULSI の高性能化 ( マイクロプロセッサ 4. 高速化動向 4-1)
- 1チップMPEG-2 MP@MLビデオエンコーダLSIの開発
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- デバイスばらつきを補償する低電力エラスティックVt CMOS技術
- 高速デジタルLSI回路技術の現状と展望
- 配線技術とLSI設計
- サブクオータミクロン時代のLSI設計技術
- ディジタルLSIのアナログ回路技術
- 高抵抗配線の信号を高速に伝搬させる信号変化加速回路