分枝限定法によるアナログブロック内概略配線〜その2
スポンサーリンク
概要
- 論文の詳細を見る
アナログLSIのレイアウト設計では、配線設計における抵抗、寄生容量などの制約が厳しく、詳細配線に先立つ概略配線の重要性が増してきている。商品質な概略配線の解を得る手法として分枝限定法を用いた手法が提案されているが、分枝限定法は計算コストが大きいので、実用時間で解を得るためには処理順序の工夫、探索木の縮小などが必要不可欠となる。本研究では、幹線チャネル占有比などの評価関数を導入し、また、分割統治法との併用により、既提案の手法の一層の高速化を試みた。
- 一般社団法人情報処理学会の論文
- 1996-02-09
著者
関連論文
- 暗号VLSIプロセッサのための固有電力消費アーキテクチャ
- 細粒度電力制御Cooled logic アーキテクチャ
- (31)山口大学工学部におけるディジタル信号処理教育 : 学部3年次後期における学生実験の構想(第8セッション 教育システム(実験・設計製図等)(III))
- (30)山口大学工学部におけるLSI設計教育 : 学部3年次後期における学生実験の構想(第8セッション 教育システム(実験・設計製図等)(III))
- シフト直交実数有限長系列に対するマッチトフィルタの演算誤差の検討
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- A-5-4 シフト直交実数有限長系列に対するマッチトフィルタの係数誤差
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- 大規模システムの効率的な階層木分割手法
- 複数VLANの動的切り替えネットワークの構築について
- LSIレイアウトにおけるポリゴン配線の通常配線変換
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- ハードウェア記述言語による ALU 設計と試作
- 含意操作に基づく順序回路の冗長故障判定
- TCP/IP ネットワーク利用状況の調査解析システムの開発と適用事例 : 山口大学情報ネットワーク運用環境整備の一環として
- MCM配線手法"V4R"の性能向上化
- 分枝限定法によるアナログブロック内概略配線〜その2
- Hopfieldニューラルネットによる組合せ論理回路のテスト生成
- フローグラフによる LSI 多層配線問題の解法
- メッシュ配列並列計算機の耐故障化のための再構成に関する1考察 : 危険なプロセッサ数の最小化
- 単一トラック切換網を持つメッシュ結合アレーのニューラルネット解法による再構成
- LSI レイアウト自動設計の現状と可能性
- メッシュ配列並列計算機の耐故障化のための再構成に関する1考察 : 危険なプロセッサ数の最小化
- 単一トラック切換網を持つメッシュ結合アレーのニューラルネット解法による再構成
- 格子状結合高並列計算機の高信頼化の一構成とその信頼性解析
- システムオンシリコン時代を支えるCAD技術(新しい知能化へ向けたLSIシステム技術)