Hopfieldニューラルネットによる組合せ論理回路のテスト生成
スポンサーリンク
概要
- 論文の詳細を見る
超並列計算が可能なテスト生成手法である,Hopfieldニューラルネットを用いた手法のシミュレーション実験を行い,性能を評価する.
- 社団法人電子情報通信学会の論文
- 1995-09-25
著者
-
渡邊 孝博
山口大学工学部知能情報システム工学科
-
高浪 五男
岩手大学工学部情報工学科
-
堀田 忠義
岩手大学工学部情報工学科
-
高浪 五男
元一関工業高等専門学校
-
高浪 五男
岩手大学工学部
-
堀田 忠義
職業能力開発総合大学校
-
渡邊 孝博
山口大学工学部
-
渡辺 孝博
山口大学工学部
関連論文
- 暗号VLSIプロセッサのための固有電力消費アーキテクチャ
- 細粒度電力制御Cooled logic アーキテクチャ
- (31)山口大学工学部におけるディジタル信号処理教育 : 学部3年次後期における学生実験の構想(第8セッション 教育システム(実験・設計製図等)(III))
- (30)山口大学工学部におけるLSI設計教育 : 学部3年次後期における学生実験の構想(第8セッション 教育システム(実験・設計製図等)(III))
- シフト直交実数有限長系列に対するマッチトフィルタの演算誤差の検討
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- A-5-4 シフト直交実数有限長系列に対するマッチトフィルタの係数誤差
- テスト用Linuxクラスタシステムの試作(コンピュータシステム技術,FPGA応用及び一般)
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- 汎化能力を持つ文字認識回路試作
- 結合荷重とニューロンの多重故障に対する耐故障化階層型ニューラルネットワーク(ネットワーク環境でのディペンダビリティ)
- 3次元メッシュアレーの再構成ニューラルアルゴリズム
- WSI(ウェーハスケール集積)におけるフォールトトレランス(新しい知能化へ向けたLSIシステム技術)
- 大規模システムの効率的な階層木分割手法
- 複数VLANの動的切り替えネットワークの構築について
- LSIレイアウトにおけるポリゴン配線の通常配線変換
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- ハードウェア記述言語による ALU 設計と試作
- 含意操作に基づく順序回路の冗長故障判定
- TCP/IP ネットワーク利用状況の調査解析システムの開発と適用事例 : 山口大学情報ネットワーク運用環境整備の一環として
- MCM配線手法"V4R"の性能向上化
- 分枝限定法によるアナログブロック内概略配線〜その2
- Hopfieldニューラルネットによる組合せ論理回路のテスト生成
- フローグラフによる LSI 多層配線問題の解法
- メッシュ配列並列計算機の耐故障化のための再構成に関する1考察 : 危険なプロセッサ数の最小化
- 単一トラック切換網を持つメッシュ結合アレーのニューラルネット解法による再構成
- LSI レイアウト自動設計の現状と可能性
- テスト用Linuxクラスタシステムの試作(コンピュータシステム技術,FPGA応用及び一般)
- テスト用Linuxクラスタシステムの試作(コンピュータシステム技術,FPGA応用及び一般)
- テスト用Linuxクラスタシステムの試作(コンピュータシステム技術,FPGA応用及び一般)
- 3次元メッシュアレーの再構成
- 3次元メッシュアレーの再構成
- メッシュ配列並列計算機の耐故障化のための再構成に関する1考察 : 危険なプロセッサ数の最小化
- 単一トラック切換網を持つメッシュ結合アレーのニューラルネット解法による再構成
- 格子状結合高並列計算機の高信頼化の一構成とその信頼性解析
- システムオンシリコン時代を支えるCAD技術(新しい知能化へ向けたLSIシステム技術)
- AE による切削工具損傷監視制御システム(第 1 報)
- 魚類乾燥予測モデルの構成
- 複数種類の故障をもつE-1 1/2トラックスイッチトーラスアレー再構成についての解析結果
- 複数種類の故障を持つ1 1/2トラックスイッチトーラスアレーの再構成
- 11/2トラックメッシュアレーのニューラル再構成法におけるニューロン故障の影響
- プロセッサとバスの故障をもつ11/2トラックスイッチメッシュアレーの再構成
- 組込み型自己再構成可能な3次元メッシュアレーの一構成
- ダブルトラックを用いたアレー再構成のニューラルネット解法
- 故障値注入による階層型ニューラルネットワークの重み故障に対する耐故障化
- 11/2メッシュアレーのプロセッサとバスの同時故障を補償する多項式時間再構成アルゴリズム
- An FPGA-based fast classifier with high generalization property (スマートインフォメディアシステム)
- 大規模並列処理向け多層ニューラルネットワークの構成
- 大規模並列処理向け多層ニューラルネットワークの構成
- 重み故障にフォールトトレラントな階層型ニューラルネットワークの構築
- 重み故障にフォールトトレラントな階層型ニューラルネットワークの構築
- 高い汎化能力を持つFPGAベースの高速分類器(ハードウェア,画像処理,ソフトコンピューティング,一般)
- 能開総合大情報工学科でのHDL-FPGA実装教育の実施可能性に関する研究