大規模回路におけるゲートレベル回路抽出手法
スポンサーリンク
概要
- 論文の詳細を見る
最近のVLSIは微細化と高速化が進み、サブミクロンオーダーの配線に起因する伝播遅延が重要なファクターとなっている。大規模回路における配線の寄生抵抗と寄生容量を高精度に求め、タイミング及び電力シミュレーションヘ反映させることが不可欠である。本稿では大規模な回路より寄生素子を抽出し、ゲートレベルでの遅延及び電力の解析を実現するための回路抽出技術を提案、実証したので報告する。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
枝松 壽一
松下電器産業(株) 半導体研究センター
-
初田 次康
松下電器産業株式会社 半導体研究センター
-
明石 輝夫
松下電器産業株式会社 半導体研究センター
-
谷口 隆志
松下電器産業株式会社 半導体研究センター
-
初田 次康
松下電器産業
-
枝松 壽一
松下電器産業株式会社 半導体研究センター
-
枝松 壽一
松下電器産業
関連論文
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- 大規模回路におけるゲートレベル回路抽出手法
- 映像処理用LSIのための設計検証の一手法
- 投機的命令実行機構の性能解析
- 高性能マイクロプロセッサのためのTranslation-Lookaside-Bufferの性能評価
- デジタル家電向け低消費電力システムLSIの課題と展望
- モンテカルロシミュレーションを用いた設計マージンの検討