高性能マイクロプロセッサのためのTranslation-Lookaside-Bufferの性能評価

スポンサーリンク

概要

論文の詳細を見る
アドレス変換器(TLB)は、CAMとRAMの2つのメモリから構成され、論理アドレスを物理アドレスに変換する際のキャッシュである。TLBの設計で重要なことは、(1)TLBでのアドレス変換ミス率を最小にする。(2)アドレス変換ミスが発生した場合テーブルウォークに必要とする時間を最小にすることである。従来TLBのエントリー数とアドレス変換ミス率の関係は報告されているが、TLBの構成とアドレス変換ミス率の関係、ページテーブルキャッシュ(PTC)を用いてテーブルウォークを高速化した場合の効果の報告は少ない。本稿では、命令レベルシミュレータを用い、3種類のTLBの構成について、実際のアプリケーション(SPECベンチマークプログラム)を実行した時に発生するアドレス変換のペナルティを評価した。またPTCの評価を行った結果も報告する。なお、命令セットとMMUはSPARCのものを使用した。
1992-09-28

著者

関連論文

もっと見る

スポンサーリンク