マイクロ・プロセッサ向き分岐命令先取り方式についての検討
スポンサーリンク
概要
- 論文の詳細を見る
パイプライン型のプロセッサでは、分岐命令実行時においてパイプラインの各ステージに空き時間の生じることが、実行時間を低下させる一因となっている。この問題を解決するため、ディレイド・ブランチ、スカッシュド・ブランチなどが提案されている。しかし、これらの方法を既存のマイクロ・プロセッサに適用しようとすると、分岐命令の機能を変更することになり、ソフトウェア資産の継承を考慮すると容易に採用することはできない。本稿では、このような変更を行うことなく分岐のコストを下げる分岐予測方式について効果とハードウェア量について評価を行った結果を報告する。
- 社団法人情報処理学会の論文
- 1986-10-01
著者
-
加藤 哲
Nec情報システムズ
-
堀川 隆
日本電気(株)C&Cシステム研究所
-
難波 信治
日本電気(株)C&Cシステム研究所
-
加藤 哲
日本電気技術情報システム開発(株)
-
堀川 隆
日本電気(株)c&cシステム研究所
-
難波 信治
日本電気(株) C&cシステム研究所
関連論文
- オペレーティングシステムインターフェースを使ったプロセッサモデルのRTLシミュレーション手法
- マイクロ・プロセッサ向き分岐命令先取り方式についての検討
- 動的トレース駆動シミュレーションによるコピーバックキャッシュの評価
- マルチプロセッサ用高性能システム・バス
- 90-39 長大なアドレス・トレースの生成と解析
- ウィンドー・レジスタの評価
- マルチOSワークステーションにおける入出力装置の実現方式