動的トレース駆動シミュレーションによるコピーバックキャッシュの評価
スポンサーリンク
概要
- 論文の詳細を見る
近年、商用機において、システムのマルチプロセッサ化が積極的に進められている。最も簡単に複数のプロセッサを実装する方法の1つとして、バス結合マルチプロセッサシステムがあるが、複数のプロセッサがバスを介して主記憶を共有するため、バスがボトルネックとなることが指摘されている。この問題を解決するために、通常、各プロセッサはキャッシュを有する。ローカリティのあるアクセスを吸収し、バスを介して主記憶に行なわれるアクセスの頻度を抑えるわけである。システムを正常に動作させるためには、これらのキャッシュと主記憶、さらに、他系プロセッサのキャッシュ間でデータの一貫性を保証する必要がある。データの一貫性を保証する方式(スヌーピングプロトコル)は、過去いろいろな方式が提案され、比較検討が行なわれている。我々は、実稼働計算機のプログラム実行履歴である卜レ一スデータを用いて、計算機システムの性能を評価するために、TOPAZ(Trace Oriented Processor AnalyZer)を開発してきた。今回、TOPAZによる性能評価を、スヌーピングプロトコルを評価に適用し、各方式のキャッシュの比較検討を行なったので、結果を報告する。特に長いアドレストレースを必要とする大容量キャッシュの定常的な性能評価を、実稼働計算機のプログラム実行履歴であるトレ-スデータを使って定量的に行なった点に特色がある。シミュレーションの結果、最も簡単なスヌーピングプロトコルの1つであるwiteonceを実装したコピーバックキャッシュによって、ライトスルーキャッシュで生じるバスボトルネックを回避できることが確認できた。
- 一般社団法人情報処理学会の論文
- 1990-09-04
著者
関連論文
- マイクロ・プロセッサ向き分岐命令先取り方式についての検討
- リアルワールドコンピューティングにおける光インターコネクション
- 動的トレース駆動シミュレーションによるコピーバックキャッシュの評価
- マルチプロセッサ用高性能システム・バス
- 90-39 長大なアドレス・トレースの生成と解析
- ウィンドー・レジスタの評価
- マルチOSワークステーションにおける入出力装置の実現方式