不完全ネストループに対するループパイプライン

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-02-28

著者

• 若林 一敏

  日本電気株式会社

• 中越 優佳

  (株)NEC情報システムズ

• 竹中 崇

  日本電気株式会社

関連論文

• 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
• C-12-34 動的再構成ロジックLSIの開発(2)
• C-12-33 動的再構成ロジックLSIの開発(1)
• 外部入力値のみを保持できる整数変数をもつFSMに対する記号モデル検査法(ソフトウェア工学)
• 複数の制御部を持つ同期式順序回路の一設計検証法
• 複数モジュールにより構成される回路仕様に対する効率的な形式的検証法
• 複数モジュールにより構成される回路仕様に対する効率的な形式的検証法
• 代数的手法を用いた複数の制御部を持つ同期式順序回路に対する設計および検証支援系の開発
• 代数的手法によるPCIバスコントローラの設計検証
• シストリックアレーによる回路設計の正しさの一証明法
• 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
• 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
• あるクラスのOut-of-Order型パイプラインCPUの設計の正しさの十分条件とその形式的検証 (電子システムの設計技術と設計自動化)
• 複数の制御部を持つ同期式順序回路に対する不変式の形式的検証法 (機能論理設計, アーキテクチャ設計支援と一般)
• 機能合成における変数のビット幅最適化手法
• 動作レベルのC記述に基づく高位合成・検証手法と開発事例
• リニアサーチを併用した決定木によるフロー検索ハードウェアエンジン(アプリケーション(1))
• C言語設計によるハードウェア複合イベント処理
• C言語設計によるハードウェア複合イベント処理
• C-12-11 ウェーブレット縮退の多段化によるデノイズ画像処理とそのLSIアーキテクチャ : Part II(C-12.集積回路,一般セッション)
• C-12-10 ウェーブレット縮退の多段化によるデノイズ画像処理とそのLSIアーキテクチャ : Part I(C-12.集積回路,一般セッション)
• 不完全ネストループに対するループパイプライン(暗号と高位設計,システムオンシリコンを支える設計技術)
• 2.4 耐ソフトエラー再構成可能アーキテクチャ(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)
• 動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャの検討(リコンフィギャラブルアーキテクチャ/デバイス,リコンフィギャラブルシステム,一般)
• 不完全ネストループに対するループパイプライン
• 二重キャッシングによるMemcached高速化の提案(FPGA応用,FPGA応用及び一般)
• 二重キャッシングによるMemcached高速化の提案(FPGA応用,FPGA応用及び一般)
• 二重キャッシングによるMemcached高速化の提案(FPGA応用,FPGA応用及び一般)

もっと見る 閉じる

スポンサーリンク