A-100 SIMD方式によるデータフロー制御の一検討(A-4. ディジタル信号処理,一般講演)
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1994-09-05
著者
関連論文
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- カラー動画像圧縮伸長用VLSI
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 部分乗算器を用いた小型直交変換演算器
- A-100 SIMD方式によるデータフロー制御の一検討(A-4. ディジタル信号処理,一般講演)
- A-97 修正Booth乗算器(A-4. ディジタル信号処理,一般講演)
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 修正Booth乗算器