Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
スポンサーリンク
概要
- 論文の詳細を見る
従来のeDRAMでは、MIとトランジスタの間にシリンダ容量を配置するために、極めて高いコンタクトを設ける必要がある。LSIの微細化に伴い、その高コンタクトに起因する寄生抵抗や寄生容量が大きくなり、ゲート遅延が増加しpure logicとのIP互換性の確保が困難になりつつある。そこで、シリンダ容量をM1〜M2層間に挿入し、コンタクト(CT)高さを低減するLogic-IP compatible(LIC)構造の検討を行った。28nm世代の寸法を用いたシミュレーションによるゲート遅延見積もりと、40nm世代のプロセスを用いて作成したLIC-eDRAMテストチップのゲート遅延測定ならびにDRAM動作の評価を行った。その結果、LIC構造を採用することで、従来構造よりも遅延劣化が大幅に改善し、例えばインバータ遅延の劣化量は、pure logicに対してΔτ_d < 5%に抑えられることを確認した。また、LIC-eDRMAにおける書き込みテストにおいて、DRAMマクロがメモリ動作することを確認した。
- 2012-02-27
著者
-
井上 尚也
大阪府立大学工学部情報工学科
-
泰地 稔二
NECELプロセス技術事業部
-
林 喜宏
NECシリコンシステム研究所
-
小倉 卓
(株)genusion
-
風間 賢也
NECマイクロコンピュータ事業部
-
林 喜宏
半導体MIRAI-ASET
-
武田 晃一
NECシステムデバイス研究所
-
林 喜宏
マイクロエレクトロニクス研究所
-
林 喜宏
日本電気株式会社
-
川原 潤
Necエレクトロニクス
-
羽根 正巳
NECエレクトロニクス株式会社LSI基礎開発研究所
-
武田 晃一
NEC マイクロエレクトロニクス研究所
-
武田 晃一
Necエレクトロニクスlsi基礎開発研究所
-
羽根 正巳
Necシステムデバイス・基礎研究本部
-
羽根 正巳
日本電気株式会社システムデバイス研究所
-
白井 浩樹
NECエレクトロニクス株式会社先端デバイス開発事業部
-
佐甲 隆
NECエレクトロニクス株式会社先端デバイス開発事業部
-
肱岡 健一郎
Necエレクトロニクス
-
肱岡 健一郎
青山学院大学電気電子工学科
-
久米 一平
Necエレクトロニクス
-
林 喜宏
Necエレクトロニクス株式会社 Lsi基礎開発研究所
-
武田 晃一
ルネサスエレクトロニクス
-
高橋 寿史
ルネサスエレクトロニクス
-
林 喜宏
ルネサスエレクトロニクス
-
川原 潤
ルネサスエレクトロニクス先行研究統括部
-
林 喜宏
ルネサスエレクトロニクス先行研究統括部
-
井上 尚也
ルネサスエレクトロニクス先行研究統括部
-
久米 一平
ルネサスエレクトロニクス先行研究統括部
-
古武 直也
ルネサスエレクトロニクス先行研究統括部
-
羽根 正巳
ルネサスエレクトロニクス先行研究統括部
-
肱岡 健一郎
ルネサスエレクトロニクス先行研究統括部
-
白井 浩樹
ルネサスエレクトロニクス生産本部
-
風間 賢也
ルネサスエレクトロニクス生産本部
-
桑原 愼一
ルネサスエレクトロニクス生産本部
-
渡會 雅敏
ルネサスエレクトロニクス生産本部
-
佐甲 隆
ルネサスエレクトロニクス生産本部
-
小倉 卓
ルネサスエレクトロニクス生産本部
-
泰地 稔二
ルネサスエレクトロニクス生産本部
-
笠間 佳子
ルネサスエレクトロニクス生産本部
-
坂本 美里
ルネサスエレクトロニクス生産本部
-
高橋 寿史
ルネサスエレクトロニクス生産本部
-
羽根 正巳
ルネサスエレクトロニクス(株)
-
羽根 正巳
ルネサスエレクトロニクス 先行研究統括部
-
川原 潤
ルネサスエレクトロニクス 先行研究統括部
関連論文
- 16Mb無負荷型4トランジスタSRAMマクロの開発
- 無負荷型4トランジスタSRAMマクロの開発(2) : ビット線間カップリング容量の削減
- 無負荷型4トランジスタSRAMマクロの開発(1) : セル動作及びデータ安定保持回路
- グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
- 密度変調Low-k膜を用いた32nm世代対応Cu配線技術(配線・実装技術と関連材料技術)
- 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
- 分極緩和を考慮したFeRAM非線形信頼性予測モデル
- 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
- 層間絶縁膜の空孔構造制御によるULSIデバイスの低消費電力化
- 3次元ソレノイド型インダクタを用いた低電力・超小型LC-VCO
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- 携帯マルチメディア端末向け低電力並列DSP
- インテリジェントCMP(PNX200 : PASCAL)の開発 第2報 基本構成
- インテリジェントCMP(PNX200 : PASCAL)の開発 第1報 基本概念
- A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- 陽電子消滅法を用いたポーラスLow-k膜の空孔連結性と吸湿特性の相関(配線・実装技術と関連材料技術)
- Low-kキャップ(k=3.1)を用いた低コスト・高性能Cu配線(k_=2.75)技術(配線・実装技術と関連材料技術)
- 新核形成法によるバリヤ層のないCVD-Al埋込配線形成
- Alダマシンプロセスによる多層配線形成
- アルミリフロースパッタ埋め込みとCMPによる溝配線形成
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 振幅の増減に基づく音楽電子透かしにおけるリードソロモン符号を用いた音質改善法
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線(配線・実装技術と関連材料技術)
- 振幅の増減に基づく音楽電子透かしにおけるリードソロモン符号を用いた音質改善法(研究速報)
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- C-12-13 先端CMOSプロセス向けSRAM開発におけるSRAMセル諸特性の効率的ばらつき評価手法(C-12.集積回路,一般セッション)
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 次世代SRAMのために再定義した書き込みマージン(新メモリ技術とシステムLSI)
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- サブ100nm世代におけるGHz動作SRAMマクロのためのセンス方式(新メモリ,メモリ応用技術,一般)
- プラズマ重合法によるLow-k有機高分子膜成長技術とその応用( : 低誘電率層間膜及び配線技術)
- 低誘電率有機膜を用いたCuダマシン多層配線プロセス設計とその実証
- プラズマ重合BCB膜成長技術と銅ダマシン配線への適用
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- 64Mb高速DRAMマクロの開発
- C-12-75 高速64Mb DRAMマクロの開発(3) : アレイ部の高速化技術
- C-12-74 高速64Mb DRAMマクロの開発(2) : 制御回路部の高速化
- C-12-73 高速64MbDRAMマクロの開発(1) : チップ構成及び性能ついて
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- 低電圧BiCMOS用チャージポンプ回路
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
- EB直描を用いた先端デバイスの試作
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- プロセスの微細化に伴うデバイスばらつきの回路動作への影響
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- 400MHz 64ビットBiCMOS ALU
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)
- 表面改質エッチング技術を用いた高信頼性Cu/Low-k配線
- 目ずれマージンを確保した多層ハードマスク法によるデュアルダマシン形成(低誘電率層間膜,配線材料及び一般)
- Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
- サブ0.1μm次世代LSIにおけるナノ界面制御技術による銅配線信頼性制御技術
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- TEOSを原料としてリモートプラズマCVD法により作製したSiO_2膜の電流伝導機構
- リモートプラズマCVD法による高品質SiO_2膜の低温形成とSi-MOSFETへの応用
- 低誘電率有機膜に銅を埋め込んだ高性能配線プロセスの開発
- ユビキタス時代に対応したLSIデバイスの構造変革 : RF特性の及ぼす寄生抵抗・容量の影響(配線・実装技術と関連材料技術)
- パワースイングスパッタ法を用いたMOCVD-Cu配線用TaN膜の評価
- 3次元IC (半導体デバイス)
- A-7-19 音楽電子透かしにおける同期符号検出の改善法(A-7.情報セキュリティ,一般講演)
- 安定な多孔質Low-k膜をいかに低コストで実現するか?
- 振幅の増減に基づく音楽電子透かしにおけるリードソロモン符号を用いた音質改善法
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線
- 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証(配線・実装技術と関連材料技術)
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
- InGaZnOのチャネルの酸素制御とGate/Drain Offset構造によるBEOLトランジスタの高信頼化(配線・実装技術と関連材料技術)