ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証(配線・実装技術と関連材料技術)

概要

論文の詳細を見る
LSI配線における層間絶縁膜の誘電率(k値)低減が、遅延やタイミングマージンなどのLSI性能に及ぼす影響を、40nmノード、200万ゲート、7層配線LSIのネットリストを活用して定量的に評価した。第2層配線(M2)〜第5層配線(M5)の総延長が他の層と比較して長いため、これらの配線層における層間絶縁膜のk値を低減する効果が大きい。M2〜M5のk値を3.0から2.5に低減することで、全配線容量が11%低減し、伝播遅延が8.4%低減することが明らかとなった。配線容量低減により、信号伝播におけるセットアップ/ホールドマージンが改善することも確認した。また、k=2.5の層間絶縁膜材料として用いるポーラスSiOCH膜として、炭素組成が高い材料を選択することで、配線インテグレーションプロセス中にk値が上昇するダメージに対する耐性が向上した。結果として、同等のk値を示す低炭素組成の膜の場合より、インテグレーション後の配線容量を7%低く抑えることができた。さらに、low-k配線で課題とされるPbフリーバンプを用いたフリップチップパッケージの耐性も確保できることを確認した。
2011-01-31