Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-02-27
著者
-
武田 晃一
ルネサスエレクトロニクス
-
高橋 寿史
ルネサスエレクトロニクス
-
林 喜宏
ルネサスエレクトロニクス
-
川原 潤
ルネサスエレクトロニクス先行研究統括部
-
林 喜宏
ルネサスエレクトロニクス先行研究統括部
-
井上 尚也
ルネサスエレクトロニクス先行研究統括部
-
久米 一平
ルネサスエレクトロニクス先行研究統括部
-
古武 直也
ルネサスエレクトロニクス先行研究統括部
-
羽根 正巳
ルネサスエレクトロニクス先行研究統括部
-
肱岡 健一郎
ルネサスエレクトロニクス先行研究統括部
-
風間 賢也
ルネサスエレクトロニクス生産本部
-
桑原 愼一
ルネサスエレクトロニクス生産本部
-
渡會 雅敏
ルネサスエレクトロニクス生産本部
-
佐甲 隆
ルネサスエレクトロニクス生産本部
-
小倉 卓
ルネサスエレクトロニクス生産本部
-
泰地 稔二
ルネサスエレクトロニクス生産本部
-
笠間 佳子
ルネサスエレクトロニクス生産本部
-
坂本 美里
ルネサスエレクトロニクス生産本部
-
高橋 寿史
ルネサスエレクトロニクス生産本部
-
羽根 正巳
ルネサスエレクトロニクス(株)
-
白井 治樹
ルネサスエレクトロニクス生産本部
-
羽根 正巳
ルネサスエレクトロニクス 先行研究統括部
関連論文
- グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
- 密度変調Low-k膜を用いた32nm世代対応Cu配線技術(配線・実装技術と関連材料技術)
- 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
- 分極緩和を考慮したFeRAM非線形信頼性予測モデル
- 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
- 層間絶縁膜の空孔構造制御によるULSIデバイスの低消費電力化
- 3次元ソレノイド型インダクタを用いた低電力・超小型LC-VCO
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路・シミュレーション及び一般)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
- 陽電子消滅法を用いたポーラスLow-k膜の空孔連結性と吸湿特性の相関(配線・実装技術と関連材料技術)
- Low-kキャップ(k=3.1)を用いた低コスト・高性能Cu配線(k_=2.75)技術(配線・実装技術と関連材料技術)
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線(配線・実装技術と関連材料技術)
- 振幅の増減に基づく音楽電子透かしにおけるリードソロモン符号を用いた音質改善法(研究速報)
- 飽和V_ばらつきの解析とそのSRAMへの影響評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
- プラズマ重合法によるLow-k有機高分子膜成長技術とその応用( : 低誘電率層間膜及び配線技術)
- 低誘電率有機膜を用いたCuダマシン多層配線プロセス設計とその実証
- プラズマ重合BCB膜成長技術と銅ダマシン配線への適用
- フルバンド・デバイスシミュレーションによる歪みSiGe/Si-pMOSFETのキャリア輸送特性解析(プロセス・デバイス・回路シミュレーション及び一般)
- 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
- advancing front法を用いた三次元格子生成における安定性の向上
- advancing front法を用いた三次元格子生成における安定性の向上
- EB直描を用いた先端デバイスの試作
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- 2005 SISPAD会議報告
- Ge-pMOSFETにおける正孔輸送特性の歪み依存性解析(プロセス・デバイス・回路シミュレーション及び一般)
- Ge-pMOSFETにおける正孔輸送特性の歪み依存性解析(プロセス・デバイス・回路シミュレーション及び一般)
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- 不活性化による格子間シリコンの放出を考慮したヒ素のペア拡散モデル
- イオン注入後の熱処理による転位ループ成長とボロン再分布の検討
- 半導体デバイスの新しいシミュレーション技術〔I〕 : 微細CMOSのシミュレーション技術(1) : CMOSデバイスシミュレーションの高精度化
- 原子レベルプロセスデバイスシミュレーションの進展と応用 : 微細MOSFETの真性ばらつき解析
- 目ずれマージンを確保した多層ハードマスク法によるデュアルダマシン形成(低誘電率層間膜,配線材料及び一般)
- サブ0.1μm次世代LSIにおけるナノ界面制御技術による銅配線信頼性制御技術
- 低誘電率有機膜に銅を埋め込んだ高性能配線プロセスの開発
- A-7-19 音楽電子透かしにおける同期符号検出の改善法(A-7.情報セキュリティ,一般講演)
- 安定な多孔質Low-k膜をいかに低コストで実現するか?
- 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証(配線・実装技術と関連材料技術)
- RTNトラップ位置・エネルギー・振幅・時定数の統計分布評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス (シリコン材料・デバイス)
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
- InGaZnOのチャネルの酸素制御とGate/Drain Offset構造によるBEOLトランジスタの高信頼化(配線・実装技術と関連材料技術)
- パワーデバイス混載ミックスシグナルLSIテクノロジ : 高性能かつ高信頼度BiC-DMOSデバイス開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- CT-2-4 高性能かつ高信頼度ミックスシグナルLSI技術(CT-2. LSIにおける電源関連技術,チュートリアルセッション,ソサイエティ)
- InGaZnOチャネルの酸素制御と Gate/Drain Offset 構造によるBEOLトランジスタの高信頼化
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス