Alダマシンプロセスによる多層配線形成

スポンサーリンク

概要

• 論文の詳細を見る
• 1995-11-30

著者

• 中島 務

  日本電気株式会社マイクロエレクトロニクス研究所 超高集積回路研究部

• 林 喜宏

  マイクロエレクトロニクス研究所

• 吉川 公麿

  広島大学:産業総合研究所

• 菊田 邦子

  日本電気(株)

• 中島 務

  日本電気(株)

• 林 喜宏

  日本電気(株)

• 隣 真一

  日本電気(株)

• 吉川 公麿

  日本電気(株)

• 隣 真一

  Nec Ulsiデバイス開研

• 隣 真一

  日本電気(株)ulsiデバイス開発研究所

• 林 喜宏

  日本電気(株)マイクロエレクトロ二クス研究所

• 菊田 邦子

  NECエレクトロニクス株式会社先端デバイス開発事業部

関連論文

• グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
• 密度変調Low-k膜を用いた32nm世代対応Cu配線技術(配線・実装技術と関連材料技術)
• 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
• 分極緩和を考慮したFeRAM非線形信頼性予測モデル
• 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
• 層間絶縁膜の空孔構造制御によるULSIデバイスの低消費電力化
• 3次元ソレノイド型インダクタを用いた低電力・超小型LC-VCO
• 高空孔率(50%)高強度(9GPa)自己組織化ポーラスシリカ膜を用いた32nmノードLSI向け超低誘電率膜(k=2.1)Cuダマシン多層配線(配線・実装技術と関連材料技術)
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• Effect of High-Resistivity Si Substrate on Antenna Transmission Gain for On-Chip Wireless Interconnects
• インテリジェントCMP(PNX200 : PASCAL)の開発 第2報 基本構成
• インテリジェントCMP(PNX200 : PASCAL)の開発 第1報 基本概念
• A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
• 自己集合体化技術を用いた超低誘電率多孔質シリカ膜(低誘電率層間膜,配線材料及び一般)
• ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
• 低誘電率層間絶縁膜中のリン添加効果によるCuイオンドリフト抑制効果
• 陽電子消滅法を用いたポーラスLow-k膜の空孔連結性と吸湿特性の相関(配線・実装技術と関連材料技術)
• Low-kキャップ(k=3.1)を用いた低コスト・高性能Cu配線(k_=2.75)技術(配線・実装技術と関連材料技術)
• Ultra low-k 膜対応のCMP技術
• A 2.4GHz Differential Wavelet Generator in 0.18μm CMOS for 1.4Gbps UWB Impulse Radio in Wireless Inter/Intra-Chip Data Communication
• CT-1-7 無線インタコネクトと3次元集積(CT-1.Si集積回路配線の解析と設計,エレクトロニクス2)
• Low-k/Cu技術の現状と将来動向(High Speed and Optoelectronic Technology II, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
• ポーラスシリカの低誘電率絶縁膜への応用
• ハイパーブレイン実現を目指した無線インタコネクションを用いた三次元集積技術(VLSI一般(ISSCC2005特集))
• Transmission Characteristics of Gaussian Monocycle Pulses for Inter-Chip Wireless Interconnections Using Integrated Antennas
• A CMOS Monocycle Pulse Generation Circuit in a Ultra-Wideband Transmitter for Intra/Inter Chip Wireless Interconnection
• VLSIチップ内・チップ間無線インタコネクト(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• A CMOS Monocycle Pulse Generation Circuit of UWB Transmitter for Intra/Inter Chip Wireless Interconnection
• 配線技術
• BST電気特性の下部電極依存性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• ワイヤレス配線におけるSiおよび低誘電率基板の影響
• ウェハ保管環境の MOS デバイス特性への影響
• (Ba,Sr)TiO_3膜物性の下地Si基板方位依存性
• (Ba,Sr)TiO_3膜キャパシタ特性の電極金属依存性
• 0.1μm ULSI世代の超微細アルミニウム多層配線を実現するAl-CMP技術
• 新核形成法によるバリヤ層のないCVD-Al埋込配線形成
• Alダマシンプロセスによる多層配線形成
• アルミリフロースパッタ埋め込みとCMPによる溝配線形成
• 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線(配線・実装技術と関連材料技術)
• ギガビットスケールDRAM用TiN/Ti-CVDコンタクト技術
• ボーダーレス配線側面でのvia接続
• 高温スパッタを用いたサブクォーターマイクロンのチタンサリサイド形成技術
• 科学的機械研磨による層間膜平坦化技術
• ULSIデバイス実現のための平坦化技術の必要性(機械的プラナリゼーション技術)
• シリコン熱酸化膜のホットエレクトロン耐性に及ぼす有機ガス汚染の影響
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• Plasma-enhanced polymerization thin films as a drift barrier for Cu interconnects
• Mechanical Strength of Multilayered Dielectric Structures Measured by Laser-Pulse Generated Surface-Acoustic-Wave Technique
• Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
• 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
• プラズマ重合法によるLow-k有機高分子膜成長技術とその応用( : 低誘電率層間膜及び配線技術)
• 低誘電率有機膜を用いたCuダマシン多層配線プロセス設計とその実証
• プラズマ重合BCB膜成長技術と銅ダマシン配線への適用
• 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
• CMPを用いた平坦化技術
• Mechanical Property Determination of Thin Porous Low-k Films by Twin-Transducer Laser Generated Surface Acoustic Waves
• Theoretical Analysis of Elastic Modulus and Dielectric Constant for Low-k Two-Dimensional Periodic Porous Silica Films
• EB直描を用いた先端デバイスの試作
• 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
• 0.15μm CMOS用CoSi_2サリサイド技術
• セルフアラインプラグを有する0.25μm埋め込み配線
• Effect of Phosphorus Atom in Self-Assembled Monolayer as a Drift Barrier for Advanced Copper Interconnects
• 表面改質エッチング技術を用いた高信頼性Cu/Low-k配線
• 目ずれマージンを確保した多層ハードマスク法によるデュアルダマシン形成(低誘電率層間膜,配線材料及び一般)
• Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
• サブ0.1μm次世代LSIにおけるナノ界面制御技術による銅配線信頼性制御技術
• 低誘電率有機膜に銅を埋め込んだ高性能配線プロセスの開発
• パワースイングスパッタ法を用いたMOCVD-Cu配線用TaN膜の評価
• 3次元IC (半導体デバイス)
• XPSによるサブミクロンCuビアホールのクリーニング方法の解析
• A Small Area, 3-Dimensional On-chip Inductors for High-speed Signal Processing under Low Power Supply Voltages
• Measurement of Copper Drift in Methylsilsesquiazane-Methylsilsesquioxane Dielectric Films
• Measurement of Copper Drift in Methylsilsesquioxane Dielectric Films
• (Ba,Sr)TiO_3高誘電率膜特性の電極金属依存症
• 安定な多孔質Low-k膜をいかに低コストで実現するか?
• Theoretical Investigation into Effects of Pore Size and Pore Position Distributions on Dielectric Constant and Elastic Modulus of Two-Dimensional Periodic Porous Silica Films
• Nondestructive characterization of dielectric stack structures by laser-pulse-generated surface acoustic wave analysis
• The structural origin of determining the coefficient of thermal expansion for porous silica low-k films
• Nondestructive characterization of temperature-dependent backbone Si-O-Si structure in porous silica films by in-situ Fourier-transform infrared spectroscopy
• Infrared Complex Dielectric Function Analysis for Chemical Bonding Structure of Porous Silica Low Dielectric Constant Films
• Adsorption in-situ Spectroscopic Ellipsometry Analysis of Disordered Porous Silica Low-k Films
• Comparison of Pore Shape Models for Small Angle X-ray Scattering of a Disordered Porous Silica Low-k Film
• Electrical Characteristics of Porous Zeolite Interlayer Dielectrics
• Microstructure Characterization of Skeletal Silica in Porous Low-k Films by Infrared Spectroscopic Ellipsometry
• Low-k/Cu技術の現状と将来動向(High Speed and Optoelectronic Technology II, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
• Ultra-Uniform CMP Using a Hydro Film Buffered Chuck (Hydro Chuck)
• 低誘電率層間絶縁膜中へのCuイオンドリフトによる絶縁破壊
• A Novel Photosensitive Porous Low-$k$ Interlayer Dielectric Film
• Ammonium-Salt-Added Silica Slurry for the Chemical Mechanical Polishing of the Interlayer Dielectric Film Planarization in ULSI's
• ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証(配線・実装技術と関連材料技術)
• ULSI多層配線技術の課題
• 多層配線技術とスケーリング
• ULSIの微細化と多層配線技術への課題
• Effect of Thermal Data-Imprint on 2T/2C FeRAM Cell Operation
• 7-Mask Self-Aligned SiGe Base Bipolar Transistors with f_T of 80 GHz
• Materials and Process Designs for FeRAM-embeded VLSI Devices
• Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
• InGaZnOのチャネルの酸素制御とGate/Drain Offset構造によるBEOLトランジスタの高信頼化(配線・実装技術と関連材料技術)

もっと見る 閉じる

スポンサーリンク