1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)

スポンサーリンク

概要

• 論文の詳細を見る

• 筆者らは,B4-HE(Back Bias assisted Band-to-Band tunneling induced Hot-Electron)注入を適用し,4MビットのフローティングゲートNOR型B4-Flashテストチップの試作に成功した.本論文では,まず,B4-Flashセルの動作を説明する.次に,100MByte/sの高速プログラムを実現するための目標仕様を設定し,テストチップの測定を通じて100MByte/s 実現性を検証した.最後に,消去動作と読出し動作とを確認した.

• 2009-04-01

著者

• 小倉 卓

  (株)genusion

• 川尻 良樹

  (株)genusion

• 三原 雅章

  (株)GENUSION

• 小林 和男

  (株)GENUSION

• 宿利 章二

  (株)GENUSION

• 味香 夏夫

  (株)GENUSION

• 中島 盛義

  (株)GENUSION

• 吉原 務

  早稲田大学大学院情報生産システム研究科

• 味香 夏夫

  三菱電機株式会社ULSI開発研究所

• 吉原 務

  早稲田大学大学院

関連論文

• ECL 1 Mb Bi-CMOS DRAM の回路設計
• 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
• ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
• ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
• Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
• ファイル応用を指向した256MビットDRAMの回路技術
• 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
• Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
• 動的安定性を用いたセルレシオの小さいSRAM用メモリセル(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• ソフトエラー対策としてのSuperSRAM技術(集積エレクトロニクス)
• 中性 trap 生成の解析に基づいた新しいゲート酸化膜破壊モデルの提案
• 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
• 電流ストレスによりSi熱酸化膜界面近傍に生成された中性trap密度の評価手法の提案
• ベリッドチャネル形nMOSFETによるソース/ドレーン対称構造のフラッシュメモリセル(ディープサブミクロンMOSトランジスタ技術小特集)
• 3.3V単一電源、16MビットDINOR型フラッシュメモリ
• DINORフラッシュメモリの動向
• 3V単一電源DINOR型フラッシュメモリ
• PchセルによるDINORフラッシュメモリのスケーラビリティの向上
• 高速版64Mフラッシュメモリ (特集 IT社会に貢献する半導体)
• NOR型フラッシュメモリにおける過剰消去検出手法とその応用
• 低電圧フラッシュメモリのワード線ブースト方式と行冗長方式
• 低電圧DRAM用相補型ゲインセル技術
• 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
• SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
• SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
• Guest Paper 発想の転換 100Mバイト/秒で書けるフラッシュ・メモリを開発--NOR並みの高速読み出しも可能
• 不揮発性メモリとそのスケーリング
• シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
• 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
• 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
• TEOSを原料としてリモートプラズマCVD法により作製したSiO_2膜の電流伝導機構
• リモートプラズマCVD法による高品質SiO_2膜の低温形成とSi-MOSFETへの応用
• DRAM技術を使用した新型SRAM(集積エレクトロニクス)
• MRAMに適したパイプライン型セルフリファレンス手法の検討(新メモリ技術とシステムLSI)
• DRAM技術を用いて特性を改善した16M SRAM(新メモリ技術とシステムLSI)
• C-12-41 メモリ高速インタフェースのスルーレート制御手法(C-12. 集積回路D(メモリ), エレクトロニクス2)
• フラッシュメモリー,最近の話題
• Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)

もっと見る 閉じる

スポンサーリンク