ファイル応用1GbDRAM
スポンサーリンク
概要
- 論文の詳細を見る
1GDRAM用の回路技術として、時分割オフセットキャンセルセンスアンプ方式、不良ワード線ハイインピーダンス方式、フレキシブルマルチマクロ方式を開発した。これらの回路技術と斜めビット線セル、2段パイプライン回路を適用した1GDRAMを開発した。本DRAMは、従来のDRAMに比べて70%のチップサイズ、2倍の歩留り、400MB/sのデータ転送レートを達成している。
- 社団法人電子情報通信学会の論文
- 1995-05-25
著者
-
杉林 直彦
NECデバイスプラットフォーム研究所
-
井谷 俊郎
Selete
-
芝原 健太郎
広大
-
井谷 俊郎
日本電気ULSIデバイス開発研究所
-
笠間 邦彦
日本電気ULSIデバイス開発研究所
-
及川 隆一
NEC ULSIデバイス開発研究所
-
杉林 直彦
Nec Ulsiデバイス開発研究所
-
奥田 高
Nec Ulsiデバイス開発研究所
-
井谷 俊郎
Nec
-
室谷 樹徳
Nec
-
宇津木 智
NEC ULSIデバイス開発研究所
-
大屋 秀市
NEC ULSIデバイス開発研究所
-
杉林 直彦
NEC・ULSIデバイス開発研究所
-
成竹 功夫
NEC・ULSIデバイス開発研究所
-
宇津木 智
NEC・ULSIデバイス開発研究所
-
芝原 健太郎
NEC・ULSIデバイス開発研究所
-
及川 隆一
NEC・ULSIデバイス開発研究所
-
森 秀光
NEC・ULSIデバイス開発研究所
-
巌 庄一
NEC・ULSIデバイス開発研究所
-
室谷 樹徳
NEC・ULSIデバイス開発研究所
-
小山 邦明
NEC・ULSIデバイス開発研究所
-
福沢 真一
NEC・ULSIデバイス開発研究所
-
井谷 俊郎
NEC・ULSIデバイス開発研究所
-
笠間 邦彦
NEC・ULSIデバイス開発研究所
-
奥田 高
NEC・ULSIデバイス開発研究所
-
大屋 秀市
NEC・ULSIデバイス開発研究所
-
小川 正毅
NEC・ULSIデバイス開発研究所
-
小山 邦明
NEC ULSIデバイス開発研究所
-
巌 庄ー
日本電気(株)ULSIデバイス開発研究所
-
成竹 功夫
日本電気(株)エレクトロンデバイス・システムlsi設計技術本部
関連論文
- 垂直磁化磁壁移動セルを用いた高速低電流MRAM(低電圧/低消費電力技術、新デバイス・回路とその応用)
- SoC混載に適した垂直磁化磁壁移動型MRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- MRAMの技術動向、今後の展開、32MbMRAM開発(メモリ技術)
- 混載向け高速MRAMセル技術(新メモリ技術とシステムLSI)
- 4MbMRAMとその応用(新メモリ技術とシステムLSI)
- 4Mb-MRAMのインテグレーション技術
- 電流誘起磁壁移動現象の高速MRAMへの応用 (特集 MRAM最前線)
- 電流誘起磁壁移動現象の高速MRAMへの応用
- 光配線を用いたパターン認識システム基本回路の設計と試作
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 混載メモリ用途に適した抵抗比読み出し型MRAM
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- シリコン技術
- MRAMの開発の現状と将来性(新メモリ技術,メモリ応用技術,一般)
- 混載メモリ用途に適した抵抗比読み出し型MRAM(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- KrF用化学増幅系レジストの現状と課題
- KrF 露光における段差上反射の検討
- サブクォーターミクロン光リソグラフィーにおける焦点深度向上技術
- C-10-6 正電源動作低雑音HJFETの低ソース抵抗化
- X帯MMIC用単一正電源動作FET
- B添加Pd_2Siフルシリサイドゲートの仕事関数変調(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
- 垂直磁化磁壁移動セルを用いた高速低電流MRAM(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 第20回マイクロプロセス・ナノテクノロジー国際会議(MNC 2007)報告
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- C-12-72 12ns 8MバイトDRAMオンチップ2次キャッシュ
- 12ns 8MバイトDRAMオンチップ2次キャッシュ (半導体デバイス特集) -- (コンピュータ関連デバイス)
- MMICに於けるインダクタ素子の隣接効果
- 512KbクロスポイントセルMRAM(MRAM,不揮発メモリ,メモリ,一般)
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 1.9GHz帯低歪みGaAsパワーアンプIC
- FN-NOR型4値セルを用いた98mm^2、64Mbフラッシュメモリ
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- NiSi/SiO_2界面近傍の化学結合状態およびNiSi層の実効仕事関数評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 単一電源HJFET MMIC
- 単一電源HJFET MMIC
- 単一電源HJFET MMIC
- PDC用単一電源GaAs 1WパワーアンプIC
- PDC用単一電源 GaAs ドライバーアンプ
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- ファイル応用1GbDRAM
- A 4-level Storage 4Gb DRAM
- 64M DRAMの自動設計手法
- 64M DRAMの自動設計手法
- 大容量ファイルメモリに適した不良アドレス変換回路
- DRAMにおけるチップサイズ縮小時のFMM方式の検討
- ファイル用1GビットDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
- ギガビットDRAM用分離ドライバ型センスアンプとチャージリサイクル法
- 1Gb DRAMにおけるアレイノイズの解析
- DRAMにおけるフレキシブルマルチマクロ方式の効果
- 異方性選択エピタキシャル成長を用いたギガビットDRAMコンタクト技術 : セルフアラインコンタクトパッドの形成
- 高性能アプリケーション向け0.13umCMOSロジックベース混載DRAMマクロの開発
- 時分割多値センス方式を用いた4Gb DRAM
- 4GビットDRAM (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
- KrFエキシマレ-ザ露光技術 (半導体デバイス特集) -- (基盤技術)
- 1GビットDRAMセル技術 (半導体デバイス特集) -- (基盤技術)
- C-12-5 磁気フリップフロップによる不揮発性論理演算マクロの設計と実証(C-12.集積回路,一般セッション)
- スピン移行トルク磁壁移動を用いた高速磁気ランダムアクセスメモリ
- 短チャネルMOSFET特性を評価するための電気的なゲート長測定素子
- ベ-ルを脱いだ世界初4GビットDRAM--新しい多値回路技術を採用 (特設記事 ISSCC97ダイジェスト--メモリ開発の最新トレンド)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 3端子磁壁移動型セルを用いた不揮発性コンテントアドレッサブルメモリ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)