混載向け高速MRAMセル技術(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
我々は、次世代のシステムLSIへ混載可能な新しい高速MRAMセル技術を開発した。このセル技術は、(1)書き込み動作速度を飛躍的に向上できる2T1MTJセル、(2)読出し速度を500MHz異常に向上できる5T2MTJセル、(3)書き込み電流を1mA以下に削減できる書き込み線挿入型MTJである。このセル技術によって、200MHz以上で動作するシステムLSIのSRAMマクロを付加価値の高い不揮発性のMRAMマクロへ置き換えることが実現できる。
- 社団法人電子情報通信学会の論文
- 2007-04-05
著者
-
根橋 竜介
NECデバイスプラットフォーム研究所
-
崎村 昇
NECデバイスプラットフォーム研究所
-
本庄 弘明
NECデバイスプラットフォーム研究所
-
杉林 直彦
NECデバイスプラットフォーム研究所
-
笠井 直記
NECエレクトロンデバイス先端デバイス開発本部
-
笠井 直記
日本電気(株)
-
笠井 直記
Nec システムデバイス研
-
崎村 昇
日本電気株式会社
-
杉林 直彦
日本電気株式会社
-
根橋 竜介
日本電気株式会社
-
本庄 弘明
日本電気株式会社
-
志村 健一
日本電気株式会社
-
笠井 直記
日本電気株式会社
-
杉林 直彦
Nec Ulsiデバイス開発研究所
-
笠井 直記
Nec 先端デバイス開発本部
-
崎村 昇
NEC グリーンイノベーション研究所
-
笠井 直記
東北大学
-
本庄 弘明
日本電気株式会社グリーンプラットフォーム研究所
関連論文
- 垂直磁化磁壁移動セルを用いた高速低電流MRAM(低電圧/低消費電力技術、新デバイス・回路とその応用)
- SoC混載に適した垂直磁化磁壁移動型MRAM
- ED2000-137 / SDM2000-119 / ICD-2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- バンドパスΔΣ変調器の伝達関数設計
- デジタル変調器を用いたマルチビットΔΣAD変換方式
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- MRAMの技術動向、今後の展開、32MbMRAM開発(メモリ技術)
- 混載向け高速MRAMセル技術(新メモリ技術とシステムLSI)
- 4MbMRAMとその応用(新メモリ技術とシステムLSI)
- 4Mb-MRAMのインテグレーション技術
- 電流誘起磁壁移動現象の高速MRAMへの応用 (特集 MRAM最前線)
- 超小型コアヘッドによる高周波磁気記録
- SC-5-6 スピントンネル素子を用いた磁気抵抗効果型ヘッド
- SC-5-4 Co-Ni-Feめっき膜を用いた高密度記録ヘッドの開発
- 技術開発 高速・大容量磁気ヘッド技術 (ストレージソリューション技術特集)
- 高飽和磁化磁極を用いた記録ヘッド : 高速記録用小型コアCo-Ni-Fe記録ヘッド
- MR2000-15 高速記録用小型コア高Bsヘッドの記録特性
- 高Bs記録ヘッドによる高保磁力媒体への記録特性
- 高速記録用小型コア高Bsヘッドの記録特性
- 高Be記録ヘッドによる高保磁力媒体への記録特性
- 電流誘起磁壁移動現象の高速MRAMへの応用
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 混載メモリ用途に適した抵抗比読み出し型MRAM
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- MRAMの開発の現状と将来性(新メモリ技術,メモリ応用技術,一般)
- 混載メモリ用途に適した抵抗比読み出し型MRAM(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- 垂直磁化磁壁移動セルを用いた高速低電流MRAM(低電圧/低消費電力技術、新デバイス・回路とその応用)
- C-12-72 12ns 8MバイトDRAMオンチップ2次キャッシュ
- 12ns 8MバイトDRAMオンチップ2次キャッシュ (半導体デバイス特集) -- (コンピュータ関連デバイス)
- 512KbクロスポイントセルMRAM(MRAM,不揮発メモリ,メモリ,一般)
- 多分割アレイ構造を有する30ns 256Mb DRAM
- ファイル応用1GbDRAM
- A 4-level Storage 4Gb DRAM
- 大容量ファイルメモリに適した不良アドレス変換回路
- DRAMにおけるチップサイズ縮小時のFMM方式の検討
- ファイル用1GビットDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
- ギガビットDRAM用分離ドライバ型センスアンプとチャージリサイクル法
- 1Gb DRAMにおけるアレイノイズの解析
- DRAMにおけるフレキシブルマルチマクロ方式の効果
- C-12-5 磁気フリップフロップによる不揮発性論理演算マクロの設計と実証(C-12.集積回路,一般セッション)
- スピン移行トルク磁壁移動を用いた高速磁気ランダムアクセスメモリ
- (Ba,Sr)TiO_3(BST)薄膜を用いたギガビットDRAM用キャパシター形成技術
- 短チャネルMOSFET特性を評価するための電気的なゲート長測定素子
- 半ピッチシフト方式とビット線分離型2T1MTJセルを用いた混載向け250MHz、1Mb-MRAMマクロ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 共有書き込みトランジスタセルとリーク電流複製読み出し方式を用いた4-Mb MRAMマクロ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 依頼講演 3端子磁壁移動型セルを用いた不揮発陛コンテントアドレッサブルメモリ (集積回路)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
- 2-2 シリコン不揮発性メモリ技術の限界を突破するスピントルク注入形磁気メモリの最新動向(2.不揮発性メモリ技術の最前線,世界的な競争領域にある最先端デバイス技術)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 3端子磁壁移動型セルを用いた不揮発性コンテントアドレッサブルメモリ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- C-018 消費電力見積もりが可能な不揮発性CPUシミュレータの試作(組込みシステム,C分野:ハードウェア・アーキテクチャ)
- 7 スピントロニクスを用いた集積回路と省エネ社会への貢献(東北から明るい未来を創るICT技術)
- 4T-2MTJセル構造に基づく不揮発TCAMチップの実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- スピン論理集積回路における基本ゲートの高信頼化技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)