共有書き込みトランジスタセルとリーク電流複製読み出し方式を用いた4-Mb MRAMマクロ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))

スポンサーリンク

概要

• 論文の詳細を見る

• 我々は、面積効率が高い混載向けMRAMマクロを提案する。このマクロに導入された、2T1MTJ-MRAMセル技術に基づく共有書き込みトランジスタセルは、6T-SRAMと同程度の高速アクセスと、6T-SRAMより小さいセルサイズを可能にする。我々は、4Mb MRAMマクロを0.15μmCMOSと0.24μm MRAMプロセスを用いて設計した。本マクロのセルアレイは、64ビットのデータを記憶する81T64MTJセルアレイエレメントから構成される。面積は、2T1MTJセルと比較して30%減少できる。さらに、リーク電流複製読み出し方式を導入することで、50nsのアクセス時間を得られる見通しをSPICEシミュレーションにより得た。また、本マクロは2T1MTJ-MRAMマクロと同一のSoCに搭載できる。

• 2008-04-10

著者

• 崎村 昇

  日本電気株式会社

• 杉林 直彦

  日本電気株式会社

• 根橋 竜介

  日本電気株式会社

• 本庄 弘明

  日本電気株式会社

• 笠井 直記

  日本電気株式会社

• 齊藤 信作

  日本電気株式会社

• 加藤 有光

  日本電気株式会社

関連論文

• 混載向け高速MRAMセル技術(新メモリ技術とシステムLSI)
• MR2000-15 高速記録用小型コア高Bsヘッドの記録特性
• MRAMの開発の現状と将来性(新メモリ技術,メモリ応用技術,一般)
• 共有書き込みトランジスタセルとリーク電流複製読み出し方式を用いた4-Mb MRAMマクロ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
• 3端子磁壁移動型セルを用いた不揮発性コンテントアドレッサブルメモリ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 4T-2MTJセル構造に基づく不揮発TCAMチップの実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• スピン論理集積回路における基本ゲートの高信頼化技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

スポンサーリンク