短チャネルMOSFET特性を評価するための電気的なゲート長測定素子
スポンサーリンク
概要
- 論文の詳細を見る
ゲート電極をケルビン構造とした試験素子によって、電気的なMOSFET特性とそのゲート長を評価した。この素子を用いることで、従来SEM観察で測定していたゲート長を電気的測定で代用できることを確認した。短チャネル領域におけるしきい値電圧の低下と電気的な方法で測定されたゲート長との間に対応した関係が得られた。さらに実効チャネル長を求める方法に対して、通常用いられている設計ゲート長に換えて電気的に測定されたゲート長を用いることで、ゲート電極とソース・ドレインの重なる長さを正確に求めることができた。
- 社団法人電子情報通信学会の論文
- 1995-05-24
著者
-
笠井 直記
NECエレクトロンデバイス先端デバイス開発本部
-
笠井 直記
日本電気(株)
-
笠井 直記
Nec システムデバイス研
-
小山 邦明
NEC ULSIデバイス開発研究所
-
小山 邦明
日本電気(株)ULSIデバイス開発研究所
-
山本 一郎
日本電気(株)ULSIデバイス開発研究所
関連論文
- ED2000-137 / SDM2000-119 / ICD-2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- MRAMの技術動向、今後の展開、32MbMRAM開発(メモリ技術)
- 混載向け高速MRAMセル技術(新メモリ技術とシステムLSI)
- 4MbMRAMとその応用(新メモリ技術とシステムLSI)
- 4Mb-MRAMのインテグレーション技術
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- ファイル応用1GbDRAM
- A 4-level Storage 4Gb DRAM
- 異方性選択エピタキシャル成長を用いたギガビットDRAMコンタクト技術 : セルフアラインコンタクトパッドの形成
- (Ba,Sr)TiO_3(BST)薄膜を用いたギガビットDRAM用キャパシター形成技術
- 短チャネルMOSFET特性を評価するための電気的なゲート長測定素子
- ベ-ルを脱いだ世界初4GビットDRAM--新しい多値回路技術を採用 (特設記事 ISSCC97ダイジェスト--メモリ開発の最新トレンド)
- 半ピッチシフト方式とビット線分離型2T1MTJセルを用いた混載向け250MHz、1Mb-MRAMマクロ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 2-2 シリコン不揮発性メモリ技術の限界を突破するスピントルク注入形磁気メモリの最新動向(2.不揮発性メモリ技術の最前線,世界的な競争領域にある最先端デバイス技術)
- 3端子磁壁移動型セルを用いた不揮発性コンテントアドレッサブルメモリ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 7 スピントロニクスを用いた集積回路と省エネ社会への貢献(東北から明るい未来を創るICT技術)
- スピン論理集積回路における基本ゲートの高信頼化技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)