斜めビット線配置COBスタックキャパシタ1GDRAMセル
スポンサーリンク
概要
- 論文の詳細を見る
1GDRAMに向けた新しいCOBスタックキャパシタセルを提案する.斜めビット線配置をとることにより0.375μm^2のセル面積が得られた.トランスファゲートにエッジ動作型MOS(e__-dge o__-peration MOS__-(EOS))トランジスタを用いることにより、SOIライクなS値およびV_TH>-V_SUB>依存性が得られた.セル容量にはHSGシリンダ構造とTa_2O_5誘電体膜を用いることにより、28.5fFが得られた.
- 社団法人電子情報通信学会の論文
- 1994-12-16
著者
-
神山 聡
日本電気ULSIデバイス開発研究所
-
渡辺 啓仁
日本電気ULSIデバイス開発研究所
-
中島 謙
NEC ULSIデバイス開発研究所
-
中島 謙
NECマイクロエレクトロニクス研究所
-
及川 隆一
NEC ULSIデバイス開発研究所
-
山下 浩
日本電気(株) Ulsiデバイス開発研究所 微細加工技術開発部
-
芝原 健太郎
広島大学ナノデバイス・バイオ融合科学研究所:広島大学大学院先端物質科学研究科
-
大西 貞之
NECエレクトロニクス(株)
-
渡辺 啓仁
Nec 半導体生産技術本部 プロセス技術部
-
神山 聡
(株)半導体先端テクノロジーズ(selete)
-
及川 隆一
日本電気ULSIデバイス開発研究所
-
芝原 健太郎
日本電気ULSIデバイス開発研究所
-
森 秀光
日本電気ULSIデバイス開発研究所
-
大西 貞之
日本電気ULSIデバイス開発研究所
-
中島 謙
日本電気ULSIデバイス開発研究所
-
山下 浩
日本電気ULSIデバイス開発研究所
-
伊藤 勝志
日本電気ULSIデバイス開発研究所
-
小島 義克
日本電気ULSIデバイス開発研究所
-
浜田 健彦
日本電気ULSIデバイス開発研究所
-
小山 邦明
日本電気ULSIデバイス開発研究所
-
森 秀光
NEC・ULSIデバイス開発研究所
-
小山 邦明
NEC ULSIデバイス開発研究所
-
伊藤 勝志
NEC ULSIデバイス開発研究所微細加工技術開発部
関連論文
- 低速陽電子ビームを用いたhigh-kゲート絶縁膜の空隙の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Ta_2O_5キャパシタを搭載したDRAM用の低温プロセス
- サブ0.1μm MOSFETへの応用を目指した極浅接合形成における課題
- 光配線を用いたパターン認識システム基本回路の設計と試作
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- 酸素雰囲気アニール中のHfO_2/SiO_2/Si(001)界面反応の高分解能RBS観察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 3Gb/s CMOS 8:1マルチプレクサ
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- C-10-6 正電源動作低雑音HJFETの低ソース抵抗化
- X帯MMIC用単一正電源動作FET
- ウェハ保管環境の MOS デバイス特性への影響
- シリコン熱酸化膜のホットエレクトロン耐性に及ぼす有機ガス汚染の影響
- 二重障壁極微細MOSトランジスタの電気伝導
- 二重障壁極微細MOSトランジスタの電気伝導
- ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 45nm CMOSアプリケーション毎の配線構造最適化のための設計コンセプト:ASIS(低誘電率層間膜,配線材料及び一般)
- MMICに於けるインダクタ素子の隣接効果
- High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 1.9GHz帯低歪みGaAsパワーアンプIC
- Mo仕事関数シフトへの窒素プロファイルの影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- デュアルゲートCMOS応用を目指したN^+注入によるMo仕事関数制御とその影響
- NiSi/SiO_2界面近傍の化学結合状態およびNiSi層の実効仕事関数評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 0.15μm部分一括EB直描技術
- 部分一括EB対応近接効果補正処理
- 単一電源HJFET MMIC
- 単一電源HJFET MMIC
- 単一電源HJFET MMIC
- PDC用単一電源GaAs 1WパワーアンプIC
- PDC用単一電源 GaAs ドライバーアンプ
- 極浅接合形成のためのイオン注入によるGeアモルファス化プロセス(シリコン関連材料の作製と評価)
- 超LSI対応レーザー不純物活性化技術
- Pd_2Siフルシリサイドゲート形成プロセスと仕事関数変調(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- プラズマベースイオン注入滅菌法における窒素イオンエネルギーの推定
- Sub-keV As^+注入における深さ方向プロファイルの評価(シリコン関連材料の作製と評価)
- 重イオン注入を用いたSuper Steep Retrogradeチャネル形成によるMOSFETしきい値揺らぎの低減
- 傾角注入によるSbエクステンション-ゲート間のオーバーラップ制御
- Extension形成プロセスのIn Haloプロファイルへの影響
- LOCOS端に誘起される欠陥のウエハ種依存性評価
- セルフリミット機構を有するシリコン窒化膜の原子層デポジション
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- ファイル応用1GbDRAM
- A 4-level Storage 4Gb DRAM
- 部分一括描画法におけるクーロン効果の検討
- 256Mフラッシュメモリ用0.54μm^2 SAHF(Self-Aligned HSG Floating gate)セル
- 1GビットDRAM用極薄Ta_2O_5膜形成技術
- 256Mb DRAM用HSG-Siシリンダキャパシタ
- 異方性選択エピタキシャル成長を用いたギガビットDRAMコンタクト技術 : セルフアラインコンタクトパッドの形成
- 電子ビーム露光技術の現状と展望
- しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS
- 4GビットDRAM用セル技術 (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
- 1GビットDRAMセル技術 (半導体デバイス特集) -- (基盤技術)
- EB直描と光リソグラフィとの高次重ね合わせ補正方法
- 0.15μm部分一括EB直描技術 (半導体デバイス特集) -- (基盤技術)
- High-k/ メタルゲートMOSFETのしきい値電圧の温度依存性
- 短チャネルMOSFET特性を評価するための電気的なゲート長測定素子
- ベ-ルを脱いだ世界初4GビットDRAM--新しい多値回路技術を採用 (特設記事 ISSCC97ダイジェスト--メモリ開発の最新トレンド)