256Mフラッシュメモリ用0.54μm^2 SAHF(Self-Aligned HSG Floating gate)セル
スポンサーリンク
概要
- 論文の詳細を見る
256Mbitフラッシュメモリに適したセル面積 0.54μm^2のSAHFセル(Self-Aligned HSG Floating gate cell)を開発した。このセルは、フローティングゲートの上面にHSG (Hemispherical-gramed)ボリシリコンを適用することにより、フローティングゲート上面の実効的な面積を増加させた。この結果、ボリシリコン膜パターンに対して自己整合で形成された埋め込み拡散層と、1つのボリシリコン膜パターンよりなるフローティングゲートを持つメモリセルにおいても、十分高い容量比0.8を得ることができ工程を簡略化する事が可能となった。
- 社団法人電子情報通信学会の論文
- 1996-05-23
著者
-
岡澤 武
NEC
-
渡辺 啓仁
Nec 半導体生産技術本部 プロセス技術部
-
白井 浩樹
NEC ULSIデバイス開発研究所
-
久保田 大志
NEC ULSIデバイス開発研究所
-
本間 一郎
NEC ULSIデバイス開発研究所
-
小野 春彦
NEC マイクロエレクトロニクス研究所 LSI基礎研究部
-
岡澤 武
NEC メモリ事業部 第2デバイス設計部
-
本間 一郎
日本電気株式会社
-
白井 浩樹
Necエレクトロニクス株式会社
関連論文
- Ta_2O_5キャパシタを搭載したDRAM用の低温プロセス
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- 256Mフラッシュメモリ用0.54μm^2 SAHF(Self-Aligned HSG Floating gate)セル
- 1GビットDRAM用極薄Ta_2O_5膜形成技術
- 256Mb DRAM用HSG-Siシリンダキャパシタ
- 半導体メモリー用HSG-Siキャパシタの開発
- フラッシュメモリ保持信頼性とフローティングゲート/トンネル酸化膜界面
- フラッシュメモリー過剰消去メカニズムの解析 : スケーリング則に対する新しい制約
- 2段階消去法によるフラッシュメモリ消去しきい値制御
- トンネル酸化膜中電荷トラップによるフラッシュメモリ特性劣化のシミュレーション