MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
MIMキャパシタを用いた混載DRAMデバイス技術について報告する。我々は150nm世代よりLowパワーかつ高速アクセス性能を持つ混載DRAMを実現するために「Full Metal DRAM」技術と呼ぶセル技術を導入した。本技術の特徴はセルの寄生抵抗を低減できることと、標準CMOSロジック性能との完全互換性が得られることである。90nm世代からは、High-k容量絶縁膜(ZrO2)技術を導入して、セルサイズの縮小を図り、さらに55nm世代からHigh-kゲート絶縁膜(HfSiON)技術を導入することによりデバイススケーリングと性能向上を図る。
- 社団法人電子情報通信学会の論文
- 2007-04-05
著者
-
井上 顕
Necエレクトロニクス株式会社先端デバイス開発事業部
-
山縣 保司
NECエレクトロニクス、先端デバイス開発事業部
-
谷川 高穂
NECエレクトロニクス株式会社先端デバイス開発事業部
-
白井 浩樹
NECエレクトロニクス株式会社先端デバイス開発事業部
-
杉村 啓世
NECエレクトロニクス株式会社先端デバイス開発事業部
-
和気 智子
NECエレクトロニクス株式会社先端デバイス開発事業部
-
佐甲 隆
NECエレクトロニクス株式会社先端デバイス開発事業部
-
坂尾 眞人
NECエレクトロニクス株式会社先端デバイス開発事業部
-
白井 浩樹
Necエレクトロニクス株式会社
-
山縣 保司
Necエレクトロニクス株式会社先端デバイス開発部
-
井上 顕
Necエレクトロニクス
-
白井 浩樹
ルネサスエレクトロニクス生産本部
関連論文
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- 低電圧・高速用途向けDRAM混載ロジックLSI技術
- プロセス 低電圧高速用途向けDRAM混載ロジック技術の開発 (半導体デバイス特集) -- (基盤技術)
- 0.15μm CMOS用CoSi_2サリサイド技術
- MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
- 0.18μm DRAM混載ロジックデバイスの開発 (半導体デバイス特集) -- (基盤技術)
- 256Mフラッシュメモリ用0.54μm^2 SAHF(Self-Aligned HSG Floating gate)セル
- 2段階消去法によるフラッシュメモリ消去しきい値制御
- トンネル酸化膜中電荷トラップによるフラッシュメモリ特性劣化のシミュレーション
- 0.13μm世代における超高速混載DRAM技術の開発 (半導体デバイス特集) -- (基盤技術)
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)