プロセス 低電圧高速用途向けDRAM混載ロジック技術の開発 (半導体デバイス特集) -- (基盤技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 日本電気の論文

著者

• 井上 顕

  Necエレクトロニクス株式会社先端デバイス開発事業部

• 井上 顕

  日本電気(株)

• 佐甲 隆

  NECエレクトロニクス株式会社先端デバイス開発事業部

• 井上 顕

  Necエレクトロニクス

関連論文

• クロックスキュー耐性のあるパイプラインレジスタ
• リング状クロック線による低スキュークロック分配方式
• 低電圧・高速用途向けDRAM混載ロジックLSI技術
• プロセス 低電圧高速用途向けDRAM混載ロジック技術の開発 (半導体デバイス特集) -- (基盤技術)
• 0.15μm CMOS用CoSi_2サリサイド技術
• MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
• 0.18μm DRAM混載ロジックデバイスの開発 (半導体デバイス特集) -- (基盤技術)
• Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)

スポンサーリンク