低電圧・高速用途向けDRAM混載ロジックLSI技術
スポンサーリンク
概要
- 論文の詳細を見る
- 2002-06-06
著者
-
井上 顕
Necエレクトロニクス株式会社先端デバイス開発事業部
-
川本 英明
NEC Corporation
-
飯塚 敏洋
日本電気(株)
-
北村 卓也
日本電気(株)
-
新井 紳太郎
日本電気(株)
-
佐甲 隆
日本電気(株)
-
白井 浩樹
日本電気(株)
-
青木 康志
日本電気(株)
-
坂尾 真人
日本電気(株)
-
井上 顕
日本電気(株)
-
竹内 麻美
日本電気(株)
-
成竹 功夫
日本電気(株)
-
川本 英明
日本電気(株)
-
山本 朝恵
日本電気(株)
-
岸 修可
日本電気(株)
-
白井 浩樹
NECエレクトロニクス株式会社先端デバイス開発事業部
-
佐甲 隆
NECエレクトロニクス株式会社先端デバイス開発事業部
-
坂尾 眞人
NECエレクトロニクス株式会社先端デバイス開発事業部
-
井上 顕
Necエレクトロニクス
-
白井 浩樹
ルネサスエレクトロニクス生産本部
関連論文
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- ギガビットDRAM用のECRプラズマCVD-(Ba, Sr)TiO_3容量膜
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- 低電圧・高速用途向けDRAM混載ロジックLSI技術
- プロセス 低電圧高速用途向けDRAM混載ロジック技術の開発 (半導体デバイス特集) -- (基盤技術)
- 0.15μm CMOS用CoSi_2サリサイド技術
- MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
- 0.18μm DRAM混載ロジックデバイスの開発 (半導体デバイス特集) -- (基盤技術)
- 高性能アプリケーション向け0.13umCMOSロジックベース混載DRAMマクロの開発
- 0.13μm世代における超高速混載DRAM技術の開発 (半導体デバイス特集) -- (基盤技術)
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)