2段階消去法によるフラッシュメモリ消去しきい値制御
スポンサーリンク
概要
- 論文の詳細を見る
フラッシュメモリの、Fowler-Nordheimトンネル電流を用いたデータ消去法における消去後のしきい値電圧のばらつき幅は約2Vである。しかしながら、3.3Vの電源電圧動作を考えた場合、このしきい値電圧ばらつき幅は1V以下に抑制する必要がある。本講では、データ消去後のしきい値電圧ばらつき幅を1V以下に抑制するために考察した、2段階消去法(2Step消去法)について述べる。
- 社団法人電子情報通信学会の論文
- 1993-05-28
著者
-
小山 健一
日本電気(株)ulsiデバイス開発研究所
-
小山 健一
日本電気株式会社ulsiデバイス開発研究所
-
金森 宏治
NEC ULSIデバイス開発研究所
-
久宗 義明
NEC ULSIデバイス開発研究所
-
岡澤 武
NEC ULSIデバイス開発研究所
-
斎藤 賢治
日本電気ulsiデバイス開発研究所メモリ開発部
-
小山 健一
日本電気ulsiデバイス開発研究所メモリ開発部
-
白井 浩樹
Necエレクトロニクス株式会社
-
児玉 典昭
日本電気(株)ULSIメモリ事業部
-
白井 浩樹
日本電気ULSIデバイス開発研究所メモリ開発部
-
児玉 典昭
日本電気ULSIデバイス開発研究所メモリ開発部
-
金森 宏治
日本電気ULSIデバイス開発研究所メモリ開発部
-
久宗 義明
日本電気ULSIデバイス開発研究所メモリ開発部
-
岡澤 武
日本電気ULSIデバイス開発研究所メモリ開発部
関連論文
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- FN-NOR型4値セルを用いた98mm^2、64Mbフラッシュメモリ
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- ロジック混載用フラッシュメモリセルの検討
- MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
- 不揮発性メモリとそのスケーリング
- 3V単一・64Mフラッシュメモリ用高容量比メモリセル
- 256Mフラッシュメモリ用0.54μm^2 SAHF(Self-Aligned HSG Floating gate)セル
- フラッシュメモリー過剰消去メカニズムの解析 : スケーリング則に対する新しい制約
- 2段階消去法によるフラッシュメモリ消去しきい値制御
- トンネル酸化膜中電荷トラップによるフラッシュメモリ特性劣化のシミュレーション
- 低電圧フラッシュメモリ用高容量比セル