FN-NOR型4値セルを用いた98mm^2、64Mbフラッシュメモリ
スポンサーリンク
概要
- 論文の詳細を見る
98mm^2、3.3V単-電源動作のFN-NOR型4値セルを搭載した64Mbフラッシュメモリを開発した。ドレイン電圧制御多値書き込み(DCMP)方式により、複数のメモリセルの異なったしきい値レベルへの同時書き込みを可能とするとともに並列多値検証(PMV)回路、コンパクト多値センス (CMS)回路の開発により並列書き込みを実現し6.3μs/Byteの書き込み時間を達成した。
- 社団法人電子情報通信学会の論文
- 1996-05-24
著者
-
小山 健一
日本電気(株)ulsiデバイス開発研究所
-
小山 健一
日本電気株式会社ulsiデバイス開発研究所
-
菅原 寛
Nec Ulsiデバイス開発研究所
-
中川 健一郎
日本電気(株)ulsiデバイス開発研究所
-
竹島 俊夫
NEC
-
竹島 俊夫
NEC ULSIデバイス開発研究所
-
須藤 直昭
NEC ULSIデバイス開発研究所
-
大川 真賢
NEC ULSIデバイス開発研究所
-
築地 優
NEC ULSIデバイス開発研究所
-
中川 健一郎
NEC ULSIデバイス開発研究所
-
河田 将人
NEC ULSIデバイス開発研究所
-
小山 健一
NEC ULSIデバイス開発研究所
-
大屋 秀市
NEC ULSIデバイス開発研究所
-
小山 健一
日本電気ulsiデバイス開発研究所メモリ開発部
関連論文
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 不揮発性メモリ用高速読み出し方式の検討
- 多値フラッシュメモリ用書込方式の検討
- FN-NOR型4値セルを用いた98mm^2、64Mbフラッシュメモリ
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- ロジック混載用フラッシュメモリセルの検討
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- ファイル応用1GbDRAM
- 不揮発性メモリとそのスケーリング
- 3V単一・64Mフラッシュメモリ用高容量比メモリセル
- ホール注入に起因した酸化膜中電荷トラップによるフラッシュメモリ特性劣化のシミュレーション
- ホール注入に起因した酸化膜中電荷トラップによるフラッシュメモリ特性劣化のシミュレーション
- ホール注入に起因した酸化膜中電荷トラップによるフラッシュメモリ特性劣化のシミュレーション
- 2段階消去法によるフラッシュメモリ消去しきい値制御
- 高電圧発生回路の面積最適化設計手法の検討
- 多値メモリ用センスアンプの検討