ホール注入に起因した酸化膜中電荷トラップによるフラッシュメモリ特性劣化のシミュレーション

スポンサーリンク

概要

論文の詳細を見る
フラッシュメモリの書込/消去時条件の違いが保持特性に与える影響を、トンネル酸化膜へのホールの注入量の違いに注目して、実験/計算により検討した。ゲートソース間のストレス電圧を変化させ、バンド間トンネルにより生成するホールの酸化膜への注入量を変えた場合の、膜中の電荷トラップ生成量の変化と、保持特性の変化を測定した。その結果、酸化膜中に生成される電子トラップは、ホールの注入量が多いほど多くなることが示された。さらに、フラッシュメモリの保持特性も、ホールの注入量が多い条件で消去を行ったものほど劣化が大きくなった。これらの結果は、ホールが、電子をトラップする準位を生成し、その準位を介したリーク電流が増加したためと考えられる。このモデルに基づき保持特性をシミュレートした結果、実験結果が良く再現することを確認した。
社団法人電子情報通信学会の論文
1999-08-26

著者

関連論文

スポンサーリンク