高電圧発生回路の面積最適化設計手法の検討

スポンサーリンク

概要

• 論文の詳細を見る

• EEPROMでは、書込み、消去時に15〜20V程度の高電圧を必要とする。単一外部電源を実現するためにはチップ内部でVccから高電圧を発生させる必要がある。このような高電圧発生回路には図1に示すような構成のものが提案されている。今回、所望の性能に対してこれらの回路面積を最小にする設計手法を検討したので報告する。

• 社団法人電子情報通信学会の論文
• 1995-09-05

著者

• 竹島 俊夫

  NEC

• 竹島 俊夫

  NEC ULSIデバイス開発研究所

• 須藤 直昭

  NEC ULSIデバイス開発研究所

• 須藤 直昭

  NEC, ULSIデバイス開発研究所

• 竹島 俊夫

  NEC, ULSIデバイス開発研究所

関連論文

• 多分割アレイ構造を有する30ns 256Mb DRAM
• 不揮発性メモリ用高速読み出し方式の検討
• 多値フラッシュメモリ用書込方式の検討
• FN-NOR型4値セルを用いた98mm^2、64Mbフラッシュメモリ
• ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
• 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 高電圧発生回路の面積最適化設計手法の検討
• 多値メモリ用センスアンプの検討

スポンサーリンク