ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
スポンサーリンク
概要
- 論文の詳細を見る
ビット線をダイナミックラッチとして用いる書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリを開発した。アクセス時間50ns、256b単位の消去, 書込みを階層化ワード線/ビット線構造とダイナミックビット線ラッチ(DBL)書込み方式により実現した。0.4μmCMOS技術を用い、チップサイズは19.3×13.3mmである。
- 社団法人電子情報通信学会の論文
- 1994-05-27
著者
-
菅原 寛
Nec Ulsiデバイス開発研究所
-
室谷 樹徳
Nec
-
竹島 俊夫
NEC
-
高田 弘
NEC
-
竹島 俊夫
NEC ULSIデバイス開発研究所
-
久宗 義明
NEC
-
金森 宏治
NEC
-
岡澤 武
NEC
-
佐々木 勇男
NEC
-
金森 宏治
NEC ULSIデバイス開発研究所
-
久宗 義明
NEC ULSIデバイス開発研究所
-
岡澤 武
NEC ULSIデバイス開発研究所
関連論文
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 不揮発性メモリ用高速読み出し方式の検討
- 多値フラッシュメモリ用書込方式の検討
- FN-NOR型4値セルを用いた98mm^2、64Mbフラッシュメモリ
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- ファイル応用1GbDRAM
- A 4-level Storage 4Gb DRAM
- 3V単一・64Mフラッシュメモリ用高容量比メモリセル
- DRAMにおけるチップサイズ縮小時のFMM方式の検討
- ファイル用1GビットDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
- ギガビットDRAM用分離ドライバ型センスアンプとチャージリサイクル法
- 1Gb DRAMにおけるアレイノイズの解析
- DRAMにおけるフレキシブルマルチマクロ方式の効果
- 256Mフラッシュメモリ用0.54μm^2 SAHF(Self-Aligned HSG Floating gate)セル
- フラッシュメモリー過剰消去メカニズムの解析 : スケーリング則に対する新しい制約
- 2段階消去法によるフラッシュメモリ消去しきい値制御
- 時分割多値センス方式を用いた4Gb DRAM
- 高電圧発生回路の面積最適化設計手法の検討
- 多値メモリ用センスアンプの検討
- 低電圧フラッシュメモリ用高容量比セル
- ベ-ルを脱いだ世界初4GビットDRAM--新しい多値回路技術を採用 (特設記事 ISSCC97ダイジェスト--メモリ開発の最新トレンド)