多分割アレイ構造を有する30ns 256Mb DRAM
スポンサーリンク
概要
- 論文の詳細を見る
アクセス時間30nsの多分割アレイ構造を有する256MbDRAMを0.25μmCMOS技術を用いて開発した.1,1024分割動作,プルアップ選択データ線方式により60nsサイクル,16ビットI/O線幅で35mAの動作電流を実現した.また,分割動作方式,時分割リフレッシュ方式の採用により動作マージンを広げることができた.メモリセルサイズは0.72μm^2である.トレンチ分離のセルトランジスタ,HSGシリンダスタック容量セルの採用によりチップサイズ333mm^2を実現した.
- 社団法人電子情報通信学会の論文
- 1993-05-27
著者
-
杉林 直彦
NECデバイスプラットフォーム研究所
-
相本 代志治
NEC
-
古田 浩一朗
NEC
-
笠井 直記
NECエレクトロンデバイス先端デバイス開発本部
-
波田 博光
NECシリコンシステム研究所
-
國尾 武光
NECシリコンシステム研究所
-
笠井 直記
日本電気(株)
-
波田 博光
日本電気(株)
-
笠井 直記
Nec システムデバイス研
-
國尾 武光
日本電気(株)システムデバイス・基礎研究本部シリコンシステム研究所
-
相本 代志治
Necエレクトロニクス株式会社
-
中島 謙
NEC ULSIデバイス開発研究所
-
中島 謙
NECマイクロエレクトロニクス研究所
-
中島 謙
NEC Corporation
-
佐伯 貴範
日本電気株式会社
-
杉林 直彦
Nec Ulsiデバイス開発研究所
-
杉林 直彦
Nec
-
浜田 健彦
NEC ULSIデバイス開発研究所
-
菅原 寛
Nec Ulsiデバイス開発研究所
-
芝原 健太郎
NEC ULSIデバイス開発研究所
-
芝原 健太郎
広島大学ナノデバイス・バイオ融合科学研究所:広島大学大学院先端物質科学研究科
-
室谷 樹徳
Nec
-
谷川 高穂
NEC
-
成竹 功夫
NEC ULSIデバイス開発研究所
-
國尾 武光
Nec マイクロエレクトロニクス研
-
竹島 俊夫
NEC
-
俣野 達哉
NEC
-
高田 弘
NEC
-
藤田 真盛
NEC
-
佐伯 貴範
NEC
-
相崎 尚昭
NEC
-
梯 英一郎
NEC
-
益森 勝博
NEC
-
竹島 俊夫
NEC ULSIデバイス開発研究所
-
浜田 健彦
日本電気ULSIデバイス開発研究所
-
笠井 直記
NEC ULSIデバイス開発研究所
-
俣野 達哉
エルピーダメモリ
-
藤田 真盛
NEC ULSIデバイス開発研究所
-
俣野 達哉
Nec Corp.
-
藤田 真盛
日本電気(株)エレクトロンデバイス・システムlsi設計技術本部
-
成竹 功夫
日本電気(株)エレクトロンデバイス・システムlsi設計技術本部
-
相崎 尚昭
日本電気
関連論文
- 垂直磁化磁壁移動セルを用いた高速低電流MRAM(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 16Mb無負荷型4トランジスタSRAMマクロの開発
- 無負荷型4トランジスタSRAMマクロの開発(2) : ビット線間カップリング容量の削減
- 無負荷型4トランジスタSRAMマクロの開発(1) : セル動作及びデータ安定保持回路
- SoC混載に適した垂直磁化磁壁移動型MRAM
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- ED2000-137 / SDM2000-119 / ICD-2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- スマートカードLSI混載用128KビットFeRAMマクロ
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- MRAMの技術動向、今後の展開、32MbMRAM開発(メモリ技術)
- 混載向け高速MRAMセル技術(新メモリ技術とシステムLSI)
- 4MbMRAMとその応用(新メモリ技術とシステムLSI)
- 4Mb-MRAMのインテグレーション技術
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 4. 動的再構成プロセッサ(DRP)(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- 高耐熱 Ni_xFe_/Al-oxide/Ta フリー層を用いた強磁性トンネル接合の磁化反転特性
- 電流誘起磁壁移動現象の高速MRAMへの応用 (特集 MRAM最前線)
- 大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案(新型不揮発性メモリ)
- 電流誘起磁壁移動現象の高速MRAMへの応用
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 混載メモリ用途に適した抵抗比読み出し型MRAM
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 1T/2C FeRAMの疲労・インプリント特性
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 大容量MRAM技術の開発 : 新規MTJ形状と精密MTJエッチングによる書き込みマージンの拡大(新型不揮発性メモリ)
- MRAMの開発の現状と将来性(新メモリ技術,メモリ応用技術,一般)
- 混載メモリ用途に適した抵抗比読み出し型MRAM(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- 高性能低電力ロジック製品 やわらかいハードウェアを実現するSTP(Stream Transpose)エンジン (電子デバイス特集)
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 圧縮/伸張器混載DRAM
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- 垂直磁化磁壁移動セルを用いた高速低電流MRAM(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 128-PEと16-Mb DRAMを集積化した並列画像処理メモリ
- 並列画像処理メモリPIP-RAM(3) : 動作速度及び消費電力について
- 並列画像処理メモリPIP-RAM(2) : メモリ部の回路方式
- 並列画像処理メモリPIP-RAM(1)
- C-12-72 12ns 8MバイトDRAMオンチップ2次キャッシュ
- 12ns 8MバイトDRAMオンチップ2次キャッシュ (半導体デバイス特集) -- (コンピュータ関連デバイス)
- 64Mb高速DRAMマクロの開発
- C-12-75 高速64Mb DRAMマクロの開発(3) : アレイ部の高速化技術
- C-12-74 高速64Mb DRAMマクロの開発(2) : 制御回路部の高速化
- C-12-73 高速64MbDRAMマクロの開発(1) : チップ構成及び性能ついて
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- 512KbクロスポイントセルMRAM(MRAM,不揮発メモリ,メモリ,一般)
- 多分割アレイ構造を有する30ns 256Mb DRAM
- デバイスばらつきを補償する低電力エラスティックVtCMOS技術
- デバイスばらつきを補償する低電力エラスティックVt CMOS技術
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- メモリ集積型プロセッサIMAP-LSI
- ファイル応用1GbDRAM
- プロセスの微細化に伴うデバイスばらつきの回路動作への影響
- A 4-level Storage 4Gb DRAM
- 大容量ファイルメモリに適した不良アドレス変換回路
- DRAMにおけるチップサイズ縮小時のFMM方式の検討
- ファイル用1GビットDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
- ギガビットDRAM用分離ドライバ型センスアンプとチャージリサイクル法
- 1Gb DRAMにおけるアレイノイズの解析
- DRAMにおけるフレキシブルマルチマクロ方式の効果
- DRAMロジック混載画像処理LSI
- C-12-5 磁気フリップフロップによる不揮発性論理演算マクロの設計と実証(C-12.集積回路,一般セッション)
- スピン移行トルク磁壁移動を用いた高速磁気ランダムアクセスメモリ
- (Ba,Sr)TiO_3(BST)薄膜を用いたギガビットDRAM用キャパシター形成技術
- 短チャネルMOSFET特性を評価するための電気的なゲート長測定素子
- 半ピッチシフト方式とビット線分離型2T1MTJセルを用いた混載向け250MHz、1Mb-MRAMマクロ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 2-2 シリコン不揮発性メモリ技術の限界を突破するスピントルク注入形磁気メモリの最新動向(2.不揮発性メモリ技術の最前線,世界的な競争領域にある最先端デバイス技術)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 3端子磁壁移動型セルを用いた不揮発性コンテントアドレッサブルメモリ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 7 スピントロニクスを用いた集積回路と省エネ社会への貢献(東北から明るい未来を創るICT技術)
- スピン論理集積回路における基本ゲートの高信頼化技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)