高性能低電力ロジック製品 やわらかいハードウェアを実現するSTP(Stream Transpose)エンジン (電子デバイス特集)
スポンサーリンク
概要
著者
関連論文
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 4. 動的再構成プロセッサ(DRP)(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- 高性能低電力ロジック製品 やわらかいハードウェアを実現するSTP(Stream Transpose)エンジン (電子デバイス特集)
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 多分割アレイ構造を有する30ns 256Mb DRAM
- デバイスばらつきを補償する低電力エラスティックVtCMOS技術
- デバイスばらつきを補償する低電力エラスティックVt CMOS技術