DRAMロジック混載画像処理LSI

概要

論文の詳細を見る
現在、リアルタイム動画像認識処理システム、たとえば、交通監視システム、安全運転支援システムや認識型ヒューマンインターフェースなどのシステムを実現するためには、数十Mbの大容量メモリ、数GIPSの処理性能及び数GB/sのメモリバスバンド幅が要求される。従来技術を用いるアプローチとしては図1(a)に示すように、シンクロナスDRAM及びランバスDRAMのような高速DRAMを用いたメモリ部と汎用プロセッサもしくは専用アクセラレータチップを用いた画像処理部をボード上に組み合わせることが考えられる。しかし、これらのアプローチでは大容量のメモリ及び高い処理性能は得られるものの、メモリ部と画像処理部間のチップ間画像データ転送能力が不足するため、高速な動画像認識処理ができないという問題がある。そこで、我々は、大容量のDRAMと多数のプロセッサを1チップに集積化し並列処理を行うことで、大容量メモリ、高い処理性能及びメモリバスバンド幅の拡大を達成する並列画像処理メモリ(Parallel Image Processing RAM: PIP-RAM)を開発した。以下、PIP-RAMのアーキテクチャ、技術的な特徴及びチップ性能、システム応用例について述べる。
社団法人電子情報通信学会の論文
1997-08-13