DRAMにおけるチップサイズ縮小時のFMM方式の検討
スポンサーリンク
概要
- 論文の詳細を見る
DRAMの大容量化に伴う歩留りの低下は大きな問題である。この対策としてフレキシブルマルチマクロ(FMM)方式が開発され,既にファイル用1GDRAMに適用されている。図1に示すように、この方式は役割をヒューズカットにより変更できるフレキシブルマクロ4個により1個の1GDRAMを形成するものである。その結果、全死不良(図中はX)が頻発しても高い歩留りを得ることができる。しかし,FMM方式には各マクロ間にあるスクライブ線による面積オーバーヘッド、通常のDRAMと異なる入力信号バスという2つの課題がある。チップサイズ縮小にあたっては、これらについての検討が必要である。
- 社団法人電子情報通信学会の論文
- 1996-09-18
著者
-
杉林 直彦
NECデバイスプラットフォーム研究所
-
杉林 直彦
Nec Ulsiデバイス開発研究所
-
杉林 直彦
Nec
-
室谷 樹徳
Nec
-
成竹 功夫
NEC ULSIデバイス開発研究所
-
宇津木 智
NEC ULSIデバイス開発研究所
-
成竹 功夫
日本電気(株)エレクトロンデバイス・システムlsi設計技術本部
関連論文
- 垂直磁化磁壁移動セルを用いた高速低電流MRAM(低電圧/低消費電力技術、新デバイス・回路とその応用)
- SoC混載に適した垂直磁化磁壁移動型MRAM
- MRAMの技術動向、今後の展開、32MbMRAM開発(メモリ技術)
- 混載向け高速MRAMセル技術(新メモリ技術とシステムLSI)
- 4MbMRAMとその応用(新メモリ技術とシステムLSI)
- 4Mb-MRAMのインテグレーション技術
- 電流誘起磁壁移動現象の高速MRAMへの応用 (特集 MRAM最前線)
- 電流誘起磁壁移動現象の高速MRAMへの応用
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 混載メモリ用途に適した抵抗比読み出し型MRAM
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- MRAMの開発の現状と将来性(新メモリ技術,メモリ応用技術,一般)
- 混載メモリ用途に適した抵抗比読み出し型MRAM(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 垂直磁化磁壁移動セルを用いた高速低電流MRAM(低電圧/低消費電力技術、新デバイス・回路とその応用)
- C-12-72 12ns 8MバイトDRAMオンチップ2次キャッシュ
- 12ns 8MバイトDRAMオンチップ2次キャッシュ (半導体デバイス特集) -- (コンピュータ関連デバイス)
- 512KbクロスポイントセルMRAM(MRAM,不揮発メモリ,メモリ,一般)
- 多分割アレイ構造を有する30ns 256Mb DRAM
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- 大容量フラッシュメモリの可能性を探る : 進行するフラッシュ革命のインパクト(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- ファイル応用1GbDRAM
- A 4-level Storage 4Gb DRAM
- 大容量ファイルメモリに適した不良アドレス変換回路
- DRAMにおけるチップサイズ縮小時のFMM方式の検討
- ファイル用1GビットDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
- ギガビットDRAM用分離ドライバ型センスアンプとチャージリサイクル法
- 1Gb DRAMにおけるアレイノイズの解析
- DRAMにおけるフレキシブルマルチマクロ方式の効果
- 高性能アプリケーション向け0.13umCMOSロジックベース混載DRAMマクロの開発
- 時分割多値センス方式を用いた4Gb DRAM
- 4GビットDRAM (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
- C-12-5 磁気フリップフロップによる不揮発性論理演算マクロの設計と実証(C-12.集積回路,一般セッション)
- スピン移行トルク磁壁移動を用いた高速磁気ランダムアクセスメモリ
- ベ-ルを脱いだ世界初4GビットDRAM--新しい多値回路技術を採用 (特設記事 ISSCC97ダイジェスト--メモリ開発の最新トレンド)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 3端子磁壁移動型セルを用いた不揮発性コンテントアドレッサブルメモリ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- フィルタ向け定数乗算のメモリベース実現による低電力化(システムと信号処理及び一般)
- フィルタ向け定数乗算のメモリベース実現による低電力化(システムと信号処理及び一般)
- フィルタ向け定数乗算のメモリベース実現による低電力化(システムと信号処理及び一般)
- フィルタ向け定数乗算のメモリベース実現による低電力化(システムと信号処理及び一般)