A 4-level Storage 4Gb DRAM
スポンサーリンク
概要
- 論文の詳細を見る
大容量DRAMに適した新しい多値回路技術の採用により、4GbDRAMを開発した。多値センス・書き込み回路、時分割共有センス方式を用いることで、チップサイズは大容量にもかかわらず985.6mm^2に抑制され、データ転送速度は1GB/secを達成した。
- 社団法人電子情報通信学会の論文
- 1997-05-22
著者
-
笠井 直記
NECエレクトロンデバイス先端デバイス開発本部
-
笠井 直記
日本電気(株)
-
笠井 直記
Nec システムデバイス研
-
中島 謙
NEC ULSIデバイス開発研究所
-
中島 謙
NECマイクロエレクトロニクス研究所
-
奥田 高
Nec Ulsiデバイス開発研究所
-
大月 哲也
Nec Corporation
-
室谷 樹徳
Nec
-
成竹 功夫
NEC ULSIデバイス開発研究所
-
山口 弘
Nec Ulsiデバイス開発研究所
-
俣野 達哉
NEC ULSIデバイス開発研究所
-
大月 哲也
NEC ULSIデバイス開発研究所
-
室谷 樹徳
NEC ULSIデバイス開発研究所
-
笠井 直記
NEC ULSIデバイス開発研究所
-
古賀 洋貴
NEC ULSIデバイス開発研究所
-
小山 邦明
NEC ULSIデバイス開発研究所
-
渡部 博士
NEC ULSIデバイス開発研究所
-
俣野 達哉
エルピーダメモリ
-
俣野 達哉
Nec Corp.
-
成竹 功夫
日本電気(株)エレクトロンデバイス・システムlsi設計技術本部
関連論文
- ED2000-137 / SDM2000-119 / ICD-2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- MRAMの技術動向、今後の展開、32MbMRAM開発(メモリ技術)
- 混載向け高速MRAMセル技術(新メモリ技術とシステムLSI)
- 4MbMRAMとその応用(新メモリ技術とシステムLSI)
- 4Mb-MRAMのインテグレーション技術
- 1.8V 800-Mb/s/pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発
- 1.8V 800-Mb/s/Pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- 3Gb/s CMOS 8:1マルチプレクサ
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- C-12-72 12ns 8MバイトDRAMオンチップ2次キャッシュ
- 12ns 8MバイトDRAMオンチップ2次キャッシュ (半導体デバイス特集) -- (コンピュータ関連デバイス)
- 多分割アレイ構造を有する30ns 256Mb DRAM
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- 0.15μm部分一括EB直描技術
- 部分一括EB対応近接効果補正処理
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- ファイル応用1GbDRAM
- A 4-level Storage 4Gb DRAM
- 64M DRAMの自動設計手法
- 64M DRAMの自動設計手法
- 2.5ns Clock Access 250MHz 256MSDRAM
- DRAMにおけるチップサイズ縮小時のFMM方式の検討
- ファイル用1GビットDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
- ギガビットDRAM用分離ドライバ型センスアンプとチャージリサイクル法
- 1Gb DRAMにおけるアレイノイズの解析
- DRAMにおけるフレキシブルマルチマクロ方式の効果
- 異方性選択エピタキシャル成長を用いたギガビットDRAMコンタクト技術 : セルフアラインコンタクトパッドの形成
- 負電圧ワード線方式におけるサブワードドライバ回路の検討
- 高性能アプリケーション向け0.13umCMOSロジックベース混載DRAMマクロの開発
- 4GビットDRAM用セル技術 (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
- 時分割多値センス方式を用いた4Gb DRAM
- 4GビットDRAM (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
- EB直描と光リソグラフィとの高次重ね合わせ補正方法
- 0.15μm部分一括EB直描技術 (半導体デバイス特集) -- (基盤技術)
- (Ba,Sr)TiO_3(BST)薄膜を用いたギガビットDRAM用キャパシター形成技術
- 短チャネルMOSFET特性を評価するための電気的なゲート長測定素子
- ベ-ルを脱いだ世界初4GビットDRAM--新しい多値回路技術を採用 (特設記事 ISSCC97ダイジェスト--メモリ開発の最新トレンド)
- 半ピッチシフト方式とビット線分離型2T1MTJセルを用いた混載向け250MHz、1Mb-MRAMマクロ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 2-2 シリコン不揮発性メモリ技術の限界を突破するスピントルク注入形磁気メモリの最新動向(2.不揮発性メモリ技術の最前線,世界的な競争領域にある最先端デバイス技術)
- 3端子磁壁移動型セルを用いた不揮発性コンテントアドレッサブルメモリ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 7 スピントロニクスを用いた集積回路と省エネ社会への貢献(東北から明るい未来を創るICT技術)
- スピン論理集積回路における基本ゲートの高信頼化技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)