時分割多値センス方式を用いた4Gb DRAM
スポンサーリンク
概要
- 論文の詳細を見る
微細加工技術の進歩により, DRAMは各世代毎に最小加工寸法を約30%縮めてきたが, その反面記憶容量は4倍ずつ増加しているので, 結果的にチップ面積は増大している。このようなチップ面積の増大を抑制し, 大容量化を実現するための回路技術の1つとして, 1つのメモリセルに複数ビットの情報を記憶させる多値メモリ回路技術がある。今回我々は, センスアンプ回路部の面積を縮小して, 4値レベル(Vcc, 2/3Vcc, 1/3Vcc, GND)の読み出し, 書き込みを可能にする, 時分割共有多値センス方式を用いた4Gb DRAMを開発した。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
大月 哲也
Nec Corporation
-
室谷 樹徳
Nec
-
成竹 功夫
NEC ULSIデバイス開発研究所
-
俣野 達哉
NEC ULSIデバイス開発研究所
-
大月 哲也
NEC ULSIデバイス開発研究所
-
室谷 樹徳
NEC ULSIデバイス開発研究所
-
俣野 達哉
エルピーダメモリ
-
俣野 達哉
Nec Corp.
-
成竹 功夫
日本電気(株)エレクトロンデバイス・システムlsi設計技術本部
関連論文
- 1.8V 800-Mb/s/pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発
- 1.8V 800-Mb/s/Pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- C-12-72 12ns 8MバイトDRAMオンチップ2次キャッシュ
- 12ns 8MバイトDRAMオンチップ2次キャッシュ (半導体デバイス特集) -- (コンピュータ関連デバイス)
- 多分割アレイ構造を有する30ns 256Mb DRAM
- ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- ファイル応用1GbDRAM
- A 4-level Storage 4Gb DRAM
- 2.5ns Clock Access 250MHz 256MSDRAM
- DRAMにおけるチップサイズ縮小時のFMM方式の検討
- ファイル用1GビットDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
- ギガビットDRAM用分離ドライバ型センスアンプとチャージリサイクル法
- 1Gb DRAMにおけるアレイノイズの解析
- DRAMにおけるフレキシブルマルチマクロ方式の効果
- 負電圧ワード線方式におけるサブワードドライバ回路の検討
- 高性能アプリケーション向け0.13umCMOSロジックベース混載DRAMマクロの開発
- 時分割多値センス方式を用いた4Gb DRAM
- 4GビットDRAM (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
- ベ-ルを脱いだ世界初4GビットDRAM--新しい多値回路技術を採用 (特設記事 ISSCC97ダイジェスト--メモリ開発の最新トレンド)