1.8V 800-Mb/s/Pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)

スポンサーリンク

概要

• 論文の詳細を見る

• 高速・大容量DRAMにおいて、DDR1(Double Data Ratel)とDDR2の2仕様を1チップで実現するための2つの回路技術を開発した。(1)入力回路の基本クロックに、2つの位相を持つ1shotパルス信号を用い、DDR1の入力ラッチ部と同-回路構成で、DDR2の最小周期のクロック(2.5ns)に対しても動作マージンを確保した。(2)異なる外部電圧に対応するため、耐庄重視の厚い酸化膜厚のトランジスタと、性能重視の薄いトランジスタを組み合わせて適用した小面積出力回路。本技術により、175.3mm^2の1Gbit DRAMにおいて、800-Mb/s/pin DDR2と400-Mb/s/pin DDR1の高速動作を1チップで実現した。

• 社団法人電子情報通信学会の論文
• 2004-09-03

著者

• 宮武 伸一

  (株)日立超lsiシステムズ

• 中村 正行

  エルピーダメモリ(株)

• 久保内 修一

  (株)日立超LSIシステムズ

• 藤澤 宏樹

  エルピーダメモリ(株)

• 藤井 勇

  (株)日立超LSIシステムズ

• 余公 秀之

  (株)日立超LSIシステムズ

• 森野 誠

  (株)日立超LSIシステムズ

• 荒井 公司

  (株)日立超LSIシステムズ

• 安達 隆郎

  (株)日立超LSIシステムズ

• 高井 康浩

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 越川 康二

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 俣野 達哉

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 成井 誠司

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 臼木 成和

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 堂野 千晶

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 安達 隆郎

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 成井 誠司

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 高井 康浩

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 高井 康浩

  エルピーダメモリ(株)

• 堂野 千晶

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 安達 隆郎

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 越川 康二

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 俣野 達哉

  エルピーダメモリ

• 俣野 達哉

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

• 臼木 成和

  エルピーダメモリ株式会社テクノロジー&ディベロップメントオフィス

関連論文

• カラムアクセス8.4ns,1.6Gbspデータ転送を実現する512M DDR3 SDRAMのデータ転送回路技術の開発(新メモリ技術とシステムLSI)
• 1.8V 800-Mb/s/pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発
• 1.8V 800-Mb/s/Pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
• 高速メモリインターフェース : DDR/GDDR-DRAM(高速メモリIF,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• 多分割アレイ構造を有する30ns 256Mb DRAM
• 3段パイプライン方式による250Mバイト/秒のシンクロナスDRAM
• 16MビットシンクロナスDRAM高速インタフェ-ス品の開発 (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
• A 4-level Storage 4Gb DRAM
• 2.5ns Clock Access 250MHz 256MSDRAM
• 時分割多値センス方式を用いた4Gb DRAM
• 4GビットDRAM (半導体デバイス特集) -- (コンピュ-タ関連デバイス)

もっと見る 閉じる

スポンサーリンク