カラムアクセス8.4ns,1.6Gbspデータ転送を実現する512M DDR3 SDRAMのデータ転送回路技術の開発(新メモリ技術とシステムLSI)

スポンサーリンク

概要

• 論文の詳細を見る

• DDR3 SDRAMにおいて1.6Gbpsデータ転送を実現するため,2つの回路技術を開発した.(1)メモリアレイから同時に読み出した8ビットのデータを4ビットずつ時分割にGIO線を転送する擬似4ビットプリフェッチGIO線転送方式により,カラムアクセス時間を11.3nsから8.13nsに短縮した.(2)外部クロックを2分周した2相クロックで制御するレーテンシカウンタ回路により,最小クロックサイクル時間を1.7nsから1.2nsに短縮した.本技術を採用した512M DDR3 SDRAMにおいて,CL7で1.67Gbpsの高速データ転送を実現した.

• 2006-04-06

著者

• 中村 正行

  エルピーダメモリ(株)

• 久保内 修一

  (株)日立超LSIシステムズ

• 藤澤 宏樹

  エルピーダメモリ(株)

• 黒木 浩二

  エルピーダメモリ(株)

• 西岡 直久

  エルピーダメモリ(株)

• 利穂 吉郎

  エルピーダメモリ(株)

• 野田 浩正

  エルピーダメモリ(株)

• 藤井 勇

  (株)日立超LSIシステムズ

• 余公 秀之

  (株)日立超LSIシステムズ

• 瀧下 隆治

  (株)日立超LSIシステムズ

• 伊藤 孝洋

  (株)日立超LSIシステムズ

• 田中 均

  (株)日立超LSIシステムズ

関連論文

• カラムアクセス8.4ns,1.6Gbspデータ転送を実現する512M DDR3 SDRAMのデータ転送回路技術の開発(新メモリ技術とシステムLSI)
• 高速DRAMインタフェース用同期タイミング調整回路
• 1.8V 800-Mb/s/pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発
• 1.8V 800-Mb/s/Pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
• 高速DRAMインタフェース用同期タイミング調整回路
• 高速DRAMインタフェース用同期タイミング調整回路
• C-12-8 低電圧出力バンドギャップ基準電圧発生回路の検討

スポンサーリンク