負電圧ワード線方式におけるサブワードドライバ回路の検討

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 1998-09-07

著者

• 大月 哲也

  Nec Corporation

• 俣野 達哉

  Nec Corporation

• 俣野 達哉

  Nec Corp.

関連論文

• 1.8V 800-Mb/s/pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発
• 多分割アレイ構造を有する30ns 256Mb DRAM
• A 4-level Storage 4Gb DRAM
• 2.5ns Clock Access 250MHz 256MSDRAM
• 負電圧ワード線方式におけるサブワードドライバ回路の検討
• 時分割多値センス方式を用いた4Gb DRAM
• 4GビットDRAM (半導体デバイス特集) -- (コンピュ-タ関連デバイス)

スポンサーリンク