EB直描と光リソグラフィとの高次重ね合わせ補正方法
スポンサーリンク
概要
- 論文の詳細を見る
電子線(EB)直描技術の実用化には光リソグラフィ技術とのハイブリッド技術が不可欠であると考えられる。EB直描と光リソグラフィのハイブリッドでは、両者の重ね合わせ精度を確保するために光学式ステッパのレンズディストーションを主原因とするチップ内の位置ずれをEB直描装置により補正する必要が生じている。本研究において、レンズディストーションを高次多項式近似する事により位置ずれの補償データを作成し、EB直描フォーマットデータの変換の際にパターンデータに重畳する補正方法を開発した。本補正方法をフルスケールDRAMチップ(20×10mm)におけるi線ステッパとのハイブリッドに適用したところ、重ね合わせ精度は0.08μm (|平均|+3σ)から0.05μm以下に向上した。
- 社団法人電子情報通信学会の論文
- 1997-08-26
著者
-
中島 謙
NEC ULSIデバイス開発研究所
-
中島 謙
NECマイクロエレクトロニクス研究所
-
小野田 中
NECエレクトロニクス、先端デバイス開発事業部
-
野末 寛
NEC ULSIデバイス開発研究所
-
野末 寛
Nec Ulsiデバイス開研
-
徳永 賢一
日本電気(株)
-
徳永 賢一
NEC ULSIデバイス開発研究所微細加工技術開発部
-
徳永 賢一
Nec Ulsiデバイス開発研究所
-
小島 義克
NEC ULSIデバイス開発研究所
-
小野田 中
NEC ULSIデバイス開発研究所
関連論文
- 3Gb/s CMOS 8:1マルチプレクサ
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- EB部分一括露光マスクにおける電子散乱
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- 0.15μm部分一括EB直描技術
- 部分一括EB対応近接効果補正処理
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- A 4-level Storage 4Gb DRAM
- 部分一括描画法におけるクーロン効果の検討
- 4GビットDRAM用セル技術 (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
- EB直描と光リソグラフィとの高次重ね合わせ補正方法
- 0.15μm部分一括EB直描技術 (半導体デバイス特集) -- (基盤技術)