部分一括EB対応近接効果補正処理

スポンサーリンク

概要

• 論文の詳細を見る

• 近年のEB直描装置技術(高加速電圧化、部分一括描画化)、及び、レジスト材料の進歩は最大の懸案事項であった低い描画スループットを大幅に向上させ、EB直描技術は先端デバイスの先行試作だけでなく、実用化(デバイス生産)にも大きく前進しつつある。今回開発した部分一括対応の簡易化(1次元化)された近接効果補正処理により、0.16μmレベルの先端メモリに対して、±6%以下の寸法精度を持つ微細パターンを得る事が可能になり、さらにEB直描技術の実用化が加速されると考えられる。また、データ変換時間(補正処理を含む)においても、汎用WSを用いて従来の2次元処理と比較して、約90%の削減が出来、EBプロセス(設計デー夕入手〜EB直描)の大幅短縮を可能にした。

• 社団法人電子情報通信学会の論文
• 1996-04-25

著者

• 田村 貴央

  NEC ULSIデバイス開発研究所

• 中島 謙

  NEC ULSIデバイス開発研究所

• 中島 謙

  NECマイクロエレクトロニクス研究所

• 山田 泰久

  NEC エレクトロンデバイス 先端デバイス開発本部

• 野末 寛

  NEC ULSIデバイス開発研究所

• 野末 寛

  Nec Ulsiデバイス開研

• 山田 秦久

  Nec エレクトロンデバイス 先端デバイス開発本部

• 山田 秦久

  NEC ULSIデバイス開発研究所

関連論文

• 2.4Gb/s CMOS1チップ光受信器
• 3Gb/s CMOS 8:1マルチプレクサ
• 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
• 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
• 0.25μm CMOS 0.9V 100MHz DSPコア
• DSPの低電力省面積技術
• ループフィルタをディジタル化した省面積PLL回路
• 100nm世代SOC対応CMOSプロセス
• クロックスキュー耐性のあるパイプラインレジスタ
• リング状クロック線による低スキュークロック分配方式
• 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
• EB部分一括露光マスクにおける電子散乱
• 多分割アレイ構造を有する30ns 256Mb DRAM
• 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
• 0.15μm部分一括EB直描技術
• 部分一括EB対応近接効果補正処理
• 斜めビット線配置COBスタックキャパシタ1GDRAMセル
• A 4-level Storage 4Gb DRAM
• 部分一括描画法におけるクーロン効果の検討
• 4GビットDRAM用セル技術 (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
• EB直描と光リソグラフィとの高次重ね合わせ補正方法
• 0.15μm部分一括EB直描技術 (半導体デバイス特集) -- (基盤技術)

もっと見る 閉じる

スポンサーリンク