0.15μm部分一括EB直描技術

スポンサーリンク

概要

• 論文の詳細を見る

• 電子線直描技術は、その要素技術 (装置、レジストプロセス、データ処理) の革新によりフルスケールの先端メモリにも適用可能となりつつある。今回、各要素技術を開発・最適化し、0.15μmDRAM試作に適用したので報告する。特に、近接効果補正には周辺回路領域からの影響を取り込んだ1次元処理を適用する事により、全ての適用工程において、チップ全面で寸法精度を±5%以下に抑える事が出来た。また、重ね合わせ精度においても0.05μm (平均+3σ) 以下が得られた。

• 社団法人電子情報通信学会の論文
• 1997-11-21

著者

• 田村 貴央

  日本電気(株) ULSIデバイス開研究所

• 中島 謙

  NEC ULSIデバイス開発研究所

• 中島 謙

  NECマイクロエレクトロニクス研究所

• 田村 貴央

  Necエレクトロニクス、先端デバイス開発事業部

• 小野田 中

  NECエレクトロニクス、先端デバイス開発事業部

• 山田 泰久

  NEC エレクトロンデバイス 先端デバイス開発本部

• 山下 浩

  日本電気(株) Ulsiデバイス開発研究所 微細加工技術開発部

• 野末 寛

  NEC ULSIデバイス開発研究所

• 依馬 貴弘

  日本電気(株) Ulsiデバイス開発研究所 微細加工技術開発部

• 野末 寛

  Nec Ulsiデバイス開研

• 山田 秦久

  Nec エレクトロンデバイス 先端デバイス開発本部

• 徳永 賢一

  日本電気(株)

• 山田 泰久

  日本電気(株)

• 中島 謙

  日本電気(株) ULSIデバイス開発研究所 微細加工技術開発部

• 小島 義克

  日本電気(株) ULSIデバイス開発研究所 微細加工技術開発部

• 平沢 聡美

  日本電気(株) ULSIデバイス開発研究所 微細加工技術開発部

• 近藤 研二

  日本電気(株) ULSIデバイス開発研究所 微細加工技術開発部

• 小野田 中

  日本電気(株) ULSIデバイス開発研究所 微細加工技術開発部

• 野末 寛

  日本電気(株) ULSIデバイス開発研究所 微細加工技術開発部

• 徳永 賢一

  Nec Ulsiデバイス開発研究所

関連論文

• 2.4Gb/s CMOSワンチップ光通信受信IC
• 2.4Gb/s CMOS1チップ光受信器
• 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
• 3Gb/s CMOS 8:1マルチプレクサ
• 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
• 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
• 0.25μm CMOS 0.9V 100MHz DSPコア
• DSPの低電力省面積技術
• ループフィルタをディジタル化した省面積PLL回路
• Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• 100nm世代SOC対応CMOSプロセス
• クロックスキュー耐性のあるパイプラインレジスタ
• リング状クロック線による低スキュークロック分配方式
• 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
• EB部分一括露光マスクにおける電子散乱
• 多分割アレイ構造を有する30ns 256Mb DRAM
• 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
• 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
• 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
• EB直描を用いた先端デバイスの試作
• 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
• 0.15μm部分一括EB直描技術
• 部分一括EB対応近接効果補正処理
• 斜めビット線配置COBスタックキャパシタ1GDRAMセル
• A 4-level Storage 4Gb DRAM
• 部分一括描画法におけるクーロン効果の検討
• 電子ビーム露光技術の現状と展望
• 4GビットDRAM用セル技術 (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
• EB直描と光リソグラフィとの高次重ね合わせ補正方法
• 0.15μm部分一括EB直描技術 (半導体デバイス特集) -- (基盤技術)

もっと見る 閉じる

スポンサーリンク