Wide-range V_<DD>動作に適した65nm CMOS技術(<特集>IEDM特集:先端CMOSデバイス・プロセス技術)
スポンサーリンク
概要
- 論文の詳細を見る
広範囲なV_<DD>動作に適した65-nm世代の高信頼性プラットフォームCMOS技術を開発した。高V_<DD>時での高いデバイス信頼性と低V_<DD>時での高駆動力を同時に得るため、膜厚及び窒素濃度が最適化されたゲート酸窒化膜、ヒ素及びリン注入によるdeep-SD形成、Niシリサイド、SiN膜応力制御、ゲートオフセットスペーサの導入を行った。その結果、Lg 43nmにおいて0.8V動作時にIdsat (n/p): 590/240(uA/um)、1.2V動作時に1150/550(uA/um)を得た。
- 社団法人電子情報通信学会の論文
- 2004-01-09
著者
-
池田 昌弘
Necエレクトロニクス先端デバイス開発事業部
-
山本 豊二
MIRAI-ASET
-
山本 豊二
NEC(株)システムデバイス研究所
-
山本 豊二
NECシリコンシステム研究所
-
坂本 圭司
Necエレクトロニクス、先端デバイス開発事業部
-
三宅 慎一
NECエレクトロニクス先端デバイス開発事業部
-
中原 寧
NECエレクトロニクス先端デバイス開発事業部
-
今井 清隆
NECエレクトロニクス先端デバイス開発事業部
-
東郷 光洋
NECエレクトロニクス株式会社
-
田村 貴央
Necエレクトロニクス、先端デバイス開発事業部
-
深井 利憲
NEC、シリコンシステム研究所
-
東郷 光洋
NEC、シリコンシステム研究所
-
小山 晋
NECエレクトロニクス、先端デバイス開発事業部
-
保国 裕美
NECエレクトロニクス、先端デバイス開発事業部
-
松田 友子
NECエレクトロニクス、先端デバイス開発事業部
-
藤原 秀二
NECエレクトロニクス、先端デバイス開発事業部
-
国宗 依信
NECエレクトロニクス、先端デバイス開発事業部
-
永瀬 正俊
NECエレクトロニクス、先端デバイス開発事業部
-
小野田 中
NECエレクトロニクス、先端デバイス開発事業部
-
山夕 貴子
NECエレクトロニクス、先端デバイス開発事業部
-
工藤 智彦
NECエレクトロニクス、先端デバイス開発事業部
-
山縣 保司
NECエレクトロニクス、先端デバイス開発事業部
-
山本 豊二
NEC、シリコンシステム研究所
-
池田 昌弘
Necエレクトロニクス
-
深井 利憲
Necエレクトロニクス
-
中原 寧
Necエレクトロニクス、先端デバイス開発事業部
-
山縣 保司
Necエレクトロニクス株式会社先端デバイス開発部
-
中原 寧
Necエレクトロニクス
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路・シミュレーション及び一般)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 0.15μm CMOSトランジスタの特性
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Ku帯オンチップマッチシリコンMOSFET MMIC
- C-2-30 Ku帯オンチップマッチSi MOSFET MMIC
- 微細MOSFETを用いたSPSTスイッチ
- 2.4Gb/s CMOSワンチップ光通信受信IC
- 2.4Gb/s CMOS1チップ光受信器
- シリコン上のスパイラルインダクタのモデリング
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 3Gb/s CMOS 8:1マルチプレクサ
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 超高速MPU向け高性能CMOSプロセスBSTSOI (半導体デバイス特集) -- (基盤技術)
- 高性能システム・オン・チップを実現する最先端CMOSプロセス「UX5」 (半導体デバイス特集) -- (基盤技術)
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
- SOI基板を用いた5マスクCMOS技術
- SOI基板を用いた5マスクCMOS技術
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 40nmノードCMOSプラットフォーム(UX8) (電子デバイス特集) -- (次世代CMOS基盤技術)
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 選択成長層からの固相拡散による浅接合トランジスタ
- Ku帯オンチップマッチシリコンMOSFET MMIC
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- EB直描を用いた先端デバイスの試作
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- 0.15μm部分一括EB直描技術
- MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- Ku帯オンチップマッチシリコンMOSFET MMIC
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
- 高温フィールド酸化によるRecessed LOCOSの特性改善
- EB直描と光リソグラフィとの高次重ね合わせ補正方法
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発