高温フィールド酸化によるRecessed LOCOSの特性改善
スポンサーリンク
概要
- 論文の詳細を見る
LSIの素子分離技術としてLOCOS (Local Oxidation of Silicon)法は、様々な改良が加えられ現在も一般的に用いられている。しかしながら、バーズビークを抑制するためプロセスが複雑になっている。また、この抑制はSi基板中の応力を増大させ欠陥発生の要因となる。これらの問題を解決するため、単純なRecessed LOCOSの高温フィールド酸化の検討を行った。酸化温度を1150℃に高温化することにより、狭い分離幅におけるフィールド酸化膜の薄膜化を抑えバーズビークを低減できた。また、素子分離能力が向上し接合リーク電流を低減できた。さらに、LOCOS端でのゲート酸化膜の薄膜化が抑制でき信頼性が向上した。この信頼性の向上が高温酸化によりLOCOS形成時の応力を低減できるためであることを見出した。
- 社団法人電子情報通信学会の論文
- 1997-12-12
著者
-
松下 欣史
三洋電機株式会社技術開発本部マテリアル・デバイス技術開発センター
-
藤原 秀二
NECエレクトロニクス、先端デバイス開発事業部
-
吉年 慶一
三洋電機株式会社
-
吉年 慶一
三洋電機(株) マイクロエレクトロニクス研究所
-
武田 安弘
三洋電機株式会社マイクロエレクトロニクス研究所
-
本間 運也
三洋電機株式会社マイクロエレクトロニクス研究所
-
藤原 秀二
三洋電機株式会社マイクロエレクトロニクス研究所
-
壇 徹
三洋電機株式会社マイクロエレクトロニクス研究所
-
松下 欣史
三洋電機株式会社マテリアル・デバイス研究所
-
本間 運也
三洋電機(株)マイクロエレクトロニクス研究所
関連論文
- ワンチップ・フルD1/30fpsリアルタイムJPEG2000エンコードプロセッサ(VSLI一般(ISSCC'03関連特集))
- ワンチップ・フルD1/30fpsリアルタイムJPEG2000エンコードプロセッサ(VSLI一般(ISSCC'03関連特集))
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- A-3-5 システムオンチップのIRドロップ検証
- A-3-12 配線グリッド構造の最適化による SoC の低消費電力化
- A-3-2 配線グリッドの3次元最適化によるクロストークの低減
- A-3-20 配線グリッド間隔の最適化によるクロストーク遅延変動の低減
- A-3-5 クロックツリー形成前のクロック電力解析