2.4Gb/s CMOSワンチップ光通信受信IC
スポンサーリンク
概要
- 論文の詳細を見る
2.4Gb/s光通信用受信ICを0.15μmバルクCMOS技術を用いて1チップに集積した。このICには、プリアンプ、AGC, PLLおよびDEMUXが集積されており、特にプリアンプはその入力電圧が小さいため、基板クロストークの影響を低減する工夫をした。プリアンプは電源電圧2Vでトランスインピーダンスゲイン59dBΩ、帯域5.9GHz(3dB落ち)の性能を達成した。このプリアンプを含む1チップ光通信用受信ICは電源電圧2Vで2.4Gb/s動作において、従来のSiバイポーラのチップセットの約1/7の104mWの低消費電力を実現した。
- 社団法人電子情報通信学会の論文
- 1998-08-20
著者
-
吉田 和由
Nec Ulsiデバイス開発研究所
-
古川 昭雄
日本電気株式会社ネットワーキング研究所
-
田辺 昭
NECシリコンシステム研究所
-
中原 寧
NECエレクトロニクス先端デバイス開発事業部
-
古川 昭雄
日本電気(株)システムデバイス・基礎研究本部
-
中原 寧
先端デバイス開発本部
-
中原 寧
日本電気株式会社シリコンシステム研究所
-
田辺 昭
日本電気株式会社シリコンシステム研究所
-
早田 征明
日本電気株式会社C&Cメディア研究所
-
田村 貴央
日本電気株式会社ULSIデバイス開発研究所
-
吉田 和由
日本電気株式会社ULSIデバイス開発研究所
-
田村 貴央
Necエレクトロニクス、先端デバイス開発事業部
-
中原 寧
NEC Electronics Corporation
-
早田 征明
Necエレクトロニクス(株)
-
中原 寧
Necエレクトロニクス、先端デバイス開発事業部
-
早田 征明
日本電気株式会社
-
中原 寧
Necエレクトロニクス
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- SC-9-4 SiGeバイポーラによる3.3V駆動10Gb/s光通信用ワンチップレシーバIC
- SiGe/Siフォトディテクタ搭載1Gb/sx8チャネルSi-OEICの開発
- GTTH(Gigabit To The Home)におけるチャネル識別方法の検討
- SiGe/Siフォトディテクタ搭載1 Gb/s動作8チャネル並列光伝送型OEIC
- GTTH(Gigabit To The Home)における多重分離方式に関する検討
- マルチメディア時代へ向けた高速光通信用Si-ICの開発
- 2.4Gb/s光通信用MOS-プリアンプIC
- ギガビット動作CMOS-DEMUX
- 対称マッハツェンダー型全光スイッチによる超高速全光信号処理(半導体レーザ及び光パッシブコンポネント, 及び一般)
- [招待講演]対称マッハツェンダー型全光スイッチによる超高速全光信号処理(半導体レーザ及び光パッシブコンポネント, 及び一般)
- C-3-5 ハイブリッド集積SOAG小型モジュールの光スイッチング特性
- ドライバ回路内蔵ハイブリッド集積8チャンネルSOAGアレイレセプタクルモジュールの小型/低消費電力化
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Ku帯オンチップマッチシリコンMOSFET MMIC
- C-2-30 Ku帯オンチップマッチSi MOSFET MMIC
- 微細MOSFETを用いたSPSTスイッチ
- 2.4Gb/s CMOSワンチップ光通信受信IC
- 2.4Gb/s CMOS1チップ光受信器
- シリコン上のスパイラルインダクタのモデリング
- 0.15μm CMOS技術による3Gb/sマルチプレクサと11.8GHzプリスケーラ回路の開発
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- ギガヘルツ動作CMOS光通信用IC
- 超高速シリコシLSIの課題と展望
- 3Gb/s CMOS 8:1マルチプレクサ
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 高性能システム・オン・チップを実現する最先端CMOSプロセス「UX5」 (半導体デバイス特集) -- (基盤技術)
- ドライバ回路内蔵ハイブリッド集積8チャンネルSOAGアレイレセプタクルモジュールの小型/低消費電力化
- ドライバ回路内蔵ハイブリッド集積8チャンネルSOAGアレイレセプタクルモジュールの小型/低消費電力化
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- 10Gb/sフレーム検出機能付きバイト同期DMUX
- 小型・低コスト光受信モジュール用2.4Gb/s 2R 1チップIC
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- C-3-4 2.5Gb/s GTTH用 PLCモジュール
- 識別機能内蔵位相比較器を用いたクロックリカバリIC開発
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 選択成長層からの固相拡散による浅接合トランジスタ
- Ku帯オンチップマッチシリコンMOSFET MMIC
- 素子ばらつきを考慮した温度センサ回路の最適化設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 素子ばらつきを考慮した温度センサ回路の最適化設計(センサと応用,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 表面実装型WG-PIN-PDを用いた2.4 Gb/s小型光受信モジュール
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- C-12-46 小面積インダクタによる広帯域LNA回路の検討(C-12.集積回路,一般セッション)
- GTTH用小型・高感度ONUの開発
- GTTH(Gigabit To The Home)における多重分離方式に関する検討
- ドライバ回路内蔵ハイブリッド集積8チャンネルSOAGアレイレセプタクルモジュールの小型/低消費電力化
- C-3-56 アレイ駆動対応CMOS-IC/TEC内蔵ハイブリッド集積8ch SOAGアレイレセプタクルモジュール
- EB直描を用いた先端デバイスの試作
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- 0.15μm部分一括EB直描技術
- Ku帯オンチップマッチシリコンMOSFET MMIC
- B-10-49 2.4Gbps表面実装型光受信器の開発